卢思萌 信1411011001频率计设计 第 - 6 - 页 共 46 页
1 引 言
在电子测量领域中，频率测量的精确度是最高的，可达10—10E-13数量级。因此，在生产过程中许多物理量，例如温度、压力、流量、液位、PH值、振动、位移、速度、加速度，乃至各种气体的百分比成分等均用传感器转换成信号频率，然后用数字频率计来测量，以提高精确度。
国际上数字频率计的分类很多。按功能分类，测量某种单一功能的计数器。如频率计数器，只能专门用来测量高频和微波频率；时间计数器，是以测量时间为基础的计数器，其测时分辨力和准确度很高，可达ns数量级；特种计数器，它具有特种功能，如可逆计数器、予置计数器、差值计数器、倒数计数器等，用于工业和白控技术等方面。数字频率计按频段分类 (1)低速计数器：最高计数频率＜10MHz； (2)中速计数器：最高计数频率10—100MHz； (3)高速计数器：最高计数频率＞100MHz； (4)微波频率计数器：测频范围1—80GHz或更高。
单片机自问世以来，性能不断提高和完善，其资源又能满足很多应用场合的需要，加之单片机具有集成度高、功能强、速度快、体积小、功耗低、使用方便、价格低廉等特点，因此，在工业控制、智能仪器仪表、数据采集和处理、通信系统、高级计算器、家用电器等领域的应用日益广泛，并且正在逐步取代现有的多片微机应用系统。单片机的潜力越来越被人们所重视。特别是当前用CMOS工艺制成的各种单片机，由于功耗低，使用的温度范围大，抗干扰能力强、能满足一些特殊要求的应用场合，更加扩大了单片机的应用范围，也进一步促使单片机性能的发展。
1.1 数字频率计概述
频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量
- 6 -
卢思萌 信1411011001频率计设计 第 - 7 - 页 共 46 页
其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本文数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。
数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域
1.2 频率测量的思想和方法
1．频率测量的基本思想
测量被测信号在单位时间内的脉冲个数，其数字表达式
f = N / t
其中：
f为被测信号的频率 N为脉冲的个数
- 7 -
卢思萌 信1411011001频率计设计 第 - 8 - 页 共 46 页
t为被测信号产生N个脉冲所需的时间
2．频率测量方法
直接测量法：直接测量被测信号的频率，通过计数法来对被测信号在一定时间内的脉冲个数进行计数。直接测量法的结构框图如图1.2.1所示。
被测信号 放大整形 计 数 测量结果 图1.2.1 直接测量法的结构框图
3．误差来源
① 技术过程中最大存在着±1个字的量化误差
② 对时间t的准确把握，主要包括准时钟的时间准确性、整形电路、分频电路以及技术时间控制闸门的开关速度等因素。
直接法测量的最大相对误差可以表达为
标准时钟 分 频 （ df/f ）max=±（ |1/N| + |G| ）=±（ |1/ft| + |G| ）
其中：
N为脉冲的个数，G为标准时钟的频率稳定性，f为被测信号频率，t为被测信号产生N个脉冲所需的时间。
4．功能及技术指标
● 频率测量范围： 10Hz ~ 100MHz ● 测量分辨率： 1Hz
- 8 -
卢思萌 信1411011001频率计设计 第 - 9 - 页 共 46 页
● 测量通道灵敏度： 50mVpp ● 通道输入阻抗：不小于100k? ● 测量误差：±1
● 测量结果显示：6位数码管显示 该数字频率计的操作面板如图1.2.4所示
图1.2.4 简易数字频率计的操作面板
其中，被测信号可以有三种，分别是方波、三角波和正弦波；测量结果显示采用六个数码管来显示；量程分为三个，分别为：0~999999Hz、0~9999.99kHz、0~99.9999MHz
- 9 -
卢思萌 信1411011001频率计设计 第 - 10 - 页 共 46 页
2 Verilog HDL简介
2.1 Verilog HDL的简介
Verilog HDL是一种硬件描述语言(hardware description language),为了制作数位电路(数字电路)而用来描述ASICs和FPGAs的设计之用。Verilog 的设计者想要以 C 程序语言(en:C programming language)为基础设计一种语言,可以使工程师比较熟悉跟容易接受。事实上,它产生与 C 程序语言类似的不严谨性质,并且大概与Pascal很相像。
这种语言跟传统的程序设计语言不同,在于它的程序叙述并非严格地线性(循序)执行。Verilog 模式包含不同模组(modules)的阶层关系。模组(modules)是输出(inputs)和输入(outputs)所定义出来的一个集合。在每个模组中,有一串的电线(wires)、暂存器(registers)和子模组(submodules)的定义。并且在每个模组里面,语言叙述大部分都被群组成为各种的执行区块(blocks),用来定义该模组所产生的行为描述。在每个区块(blocks)内,使用 begin 和 end 的关键字来区隔开来,其中的叙述是循序被执行。但是同一个设计,不同的区块间的执行是平行的。
这个语言的叙述之子集合是可合成(synthesizable)。如果在一个电路设计的模组中仅包含可合成的叙述,那麽这个电路设计就可以被适当的软件,转换合成为电脑芯片的电路layout。
- 10 -