（2分）（1）设计Cache地址格式，Cache中可装入多少块数据?
（3分）（2）在直接映射方式下，设计主存的地址格式。
（3分）（3）在四路组相联映射方式下，设计主存地址格式。
（2分）（4）在全相联映射方式下，设计主存的地址格式。
2、（10分）某计算机共有32个微操作控制信号，构成4个相斥类的微命令组，各组分别包含9、5、3、15个微命令。已知可判定的外部条件有2个，微指令字长24位。
（4分）（1）按水平型微指令格式设计微指令，要求微指令下地址字段直接给出后续微指令地址。
（2分）（2）指出控制存储器的容量。
（4分）（3）此控制器中CMAR位数是多少？CMDR的位数是多少？
11
西北农林科技大学本科课程考试试卷
2007～2008学年第 1学期《计算机组成原理》课程阶段考试试卷
专业年级： 命题教师： 田晶 审题教师： 考生姓名： 学 号： 成 绩：
题 目 一 得 分 20 阅卷人 得分 二 25 三 10 四 25 五 20 总分 100 一、选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写到题目对应的位置。答案错选或未选者，该题不得分。每题2分，共20分） 1、完整的计算机系统应包括____D____。
B．主机、I/O设备
A．运算器、存储器、控制器
C．主机和实用程序 D．配套的硬件设备和软件系统 2、计算机总线中的数据总线的功能是____D____。 A．在CPU同存储器间传送数据 B．在CPU和I/O接口之间传送数据 C．在CPU同存储器、I/O设备间传送数据 D．在CPU同存储器、I/O接口间传送数据
3、最早提出电子计算机的“存储程序”核心思想的是____B____。 A．巴贝奇
B．冯.诺依曼 B．运算速度快
C．帕斯卡
D．贝尔
4、至今为止，计算机中所有信息仍以二进制方式表示的理由是____C____。 A．节约元件
C．物理器件性能所致 D．信息处理方便 C．程序计数器 D．累加器 C．控制器 D．用户
D．MDR
5、用于指定待执行指令所在地址的是____C____。 A．指令寄存器 B．数据计数器 A．存储器 A．MAR
B．运算器
6、____ C ____可区分存储单元中存放的是指令还是数据。 7、在CPU中，跟踪指令后继地址的寄存器是_____ C ____。
B．IR C．PC
8、三种集中式总线控制中，_____ A ____方式对电路最敏感？ A．链式查询 A．8KB
B．计数器定时查询 C．独立请求
B．16KB
C．32KB
12
9、某计算机系统中，内存的首地址为0000H，其末地址为07FFFH，则存储器的容量为____C___。
D．64KB
10、在各种异步通信方式中，______ C _____速度最快。 A．全互锁 得分 B．半互锁
C．不互锁
二、填空题（每空1分，共25分）
1、计算机系统的总线按传送信息不同，可分为_地址总线_、_数据总线_和 __控制总线__三种。
2、总线上的主摸块是指__对总线有控制权的模块__，从模块是指__被主模块访问的模块_。
3、64K×8的SRAM静态存储器芯片，其数据线有___8__根，地址线有____16__根？16K×1的DRAM动态存储器芯片，其地址线有_____7____根？
4、总线的判优控制可分为___集中___式和___分散__式。
5、每个总线部件一般都配有_____三态门_____电路，以避免总线访问冲突，当某个部件不占用总线时，由该电路禁止向总线输出信息。
6、同步通讯控制主要特点是通讯双方由统一时钟控制数的传输，一般用于_总线长度较短、总线上各部件存取时间较一致的_场合；异步通讯控制主要特点是_无统一时钟，采用应答方式通讯_，一般用于_总线上各部件速度差异较大的_场合。
7、计算机将存储、ALU和控制三部分合称__主机_，再加上__I/O设备_和__外存__构成了计算机硬件系统。
8、海明码是一种具有__1位纠_错能力的校验码，要检测5位二进制数，至少需增加 ___4___位检测位？ 9、“Cache—主存”存储系统是基于__程序、数据存储局部性__原因而设计出的一种计算机存储系统结构，是为了解决CPU和主存之间__速度_不匹配而采用的一种重要的硬件技术。
10、DRAM是一种__动态可读可写__存储器，靠__电容储存电荷_储存信息，因此，需要__定期刷新_。
三、计算题（10分）
得分 1、（4分）在一个16位的总线系统中，若时钟频率为5MHZ，总线传输周期为5个时钟周期，每一个总线传输周期可传送1个字，试计算总线的数据传输率。
解：时钟周期=1/5MHZ=0.2μs 总线传输周期=5×时钟周期=1μs
总线的数据传输率=16b/1μs=16×106bps=2×106Bps
2、（6分）按配偶原则配置，写出1101对应的海明码；若接收到海明码是1100100，检查上述代码是否有错？第几位有错？
解: 1101对应的海明码=10101101；
若接收到海明码是1100100，因为P4P2P1=110，所以接收到的海明码1100100有错，第6位有错。
四、论述题（25分）
得分 ⒈（15分）简述Cache工作原理，影响Cache命中率因素有哪些？如何提高命中率？ 答：Cache工作原理：根据“程序、数据存储局部性”原理，为了在不增加大的价格基础上提
高访存的速度，通过在CPU和主存间增加小容量的Cache存储器（最佳比例1：128），将CPU即将要执行的程序及数据从内存调入Cache存储器中，只要在程序执行过程中调用算法合理，就可以使得CPU要访问的程序和数据在Cache中有较高的命中率（通常可达到90%以上命中率），由于Cache的速度要远远高于主存的存取速度（2倍），这样就达到了不增加大的价格达到提高了CPU访存的速度的目的，使得系
13
统具有较高的性能价格比。
影响命中率的因素：Cache容量，主存、Cache分块的大小，程序的结构，主存与Cache的替换策略等。 提高命中率的方法：
①增大Cache容量和Cache分块的大小； ②选用先进、合理的替换算法； ③注意程序的结构（尽量少用跳转）。 ⒉（5分）简要论述提高存储器速度的措施。 ①采用快速存储器件；
②采用多级存储结构（如“主存---Cache”存储结构等）； ③调整主存结构（如采用单体多字系统、多体并行系统等）。 ⒊（5分）解释下列名词：
机器字长、指令字长、存储器字长、系统总线、MIPS
答：机器字长：CPU一次处理的数据位数，通常与CPU的寄存器位数有关。 指令字长：是机器指令中二进制代码的位数。
存储器字长：指存储单元中存放二进制代码的总位数。 三者可相等，也可不相等，与不同机器有关。
系统总线：指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。 MIPS：CPU每秒执行百万条指令数。
五、设计题（根据题目所要求的功能，在题目对应的位置答题。本题共20）
得分 用16K×1位的DRAM芯片构成64K×8位的存储器，要求： ①（5分）要多少DRAM芯片？
②（10分）器组成的逻辑电路图
③（5分）设存储器读、写周期均为0.5μs，CPU在1μs内至少访问1次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：①字位同时扩展，需要的DRAM芯片片数=（64K×8）/（16K×1）=32片
②字位同时扩展，将32片DRAM芯片分成4组（组间字扩展），每组8片（组内位扩展），每片DRAM芯片地址线7根，分别送入7位行地址和7位列地址，故存储器芯片需连到系统总线的14根地址线（A13—A0），而片间要通过2：4译码器实现字扩展，译码器的2输入端连到地址线的高位地址A15、A14。译码器的4个输线端分别连接到4组存储器芯片的片选端CS#端。数据线8根，组内8片DRAM芯片的数据线分别连接到D7—D0上。每片的读写信号线并接到系统总线的读写控制线上。 电路图略。
③根据题意，采用分散式刷新比较合适。
由于16K×1DRAM芯片内部采用128×128存储元矩阵，而DRAM刷新才用行刷新方法，刷新时间间隔为2ms,故刷新周期=2ms/128行=15.6μs,刷新时间为15μs。
14
西北农林科技大学本科课程考试试题（卷）
2014-2015学年第二学期《计算机组成与系统结构(乙)》课程A卷 专业班级： 命题教师： 审题教师： 学生姓名： 学号： 考试成绩：
一、选择题（每小题1分，共10分） 得分： 分 1. 补码定点整数1001 0101，右移一位后的值为（ ）。 A. 0100 1010 B. 0100 1011 C. 1000 1000 （ ）。
A. 23 B. 28 C. 17 D. 19 3. 运算器由许多部件组成，其核心部件是（ ）。 A．标志位形成部件 C．多路选择器
B．算术逻辑单元 D．累加寄存器
D. 1100 1010
2. 某一SRAM芯片，其容量为1K×16位，包括电源和接地端各一根，则该芯片引出线的最小数目应是
4. 组原实验箱TEC-XP中控制信号有( )个。 A. 16 B. 24 C. 32 D. 48 5. 计算机中，能对指令进行译码的器件是（ ）。 A. 存储器
B. ALU
C. 运算器
D. 控制器
6. 指令周期是指（ ）。
A．CPU从主存取出一条指令的时间 B．CPU执行一条指令的时间
C．CPU从主存取出一条指令加上执行这条指令的时间 D．时钟周期时间
7. 组原实验箱TEC-XP中程序计数器PC是( )寄存器。 A. R3 B. R4 C. R5
D. R6
8. 下列数中最大的数是（ ）。
A. (10010101)2 B. (227)8 C. (96)16 D. (143)10 9. 指令寻址方式中执行速度最慢的是（ ）。 A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址
10. 汉明码编码中若数据位是5位则需要增加（ ）位检测位。 A. 2 B. 3 C. 4 D. 5
二、填空题（每空1分，共33分） 得分： 分
1. 四位二进制数1100对应的汉明码为 ；若接收到的汉明码为1100000（按偶性配置），则其对应的欲传送代码为 。
2. 有一64K×16的SRAM静态存储器芯片，其数据线有 根，地址线有 根？而16K
15