C. 使同时提出的中断请求中，优先响应级别最高中断 D. 使CPU能方便地转入中断服务子程序
5. 计算机中，能对指令进行译码的器件是（ ）。 A. 存储器 B. ALU
C. 运算器
D. 控制器
6. 组原实验箱TEC-XP指令字长是( )位。 A．8 B．16 C．32 D．16/32 7. 组原实验箱TEC-XP中控制信号有( )个。 A. 16 B. 24 C. 32 A.只存放程序 B.只存放数据
C.存放程序和数据 D.只存放指令代码 9. 指令寻址方式中执行速度最慢的是（ ）。 A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址 10. 汉明码编码中若数据位是4位则需要增加（ ）位检测位。 A. 2 B. 3 C. 4 D. 5
二、填空题（每空1分，共30分） 得分： 分 1. 计算机存储器中，需要刷新的是 存储器，刷新时间间隔必须小于 ms，刷新方式有 、 、 3种刷新方式。
D. 48
8. 存储器在计算机中的主要作用是（ ）。
2. 计算机中的机器指令由 码和 码字段组成，而微指令则由 字段和 位，由 （芯片）产生下条要执行的微指令在控存中的地址。 设计，复杂指令系统CISC控制器采用 设计。
存储器，而通常由 构成Cache存储器，由 存储器构成计算机主存储器。 5. 外设的I/O控制方式主要有：程序控制I/O方式、 I/O方式、 I/O方式。
周期组成。在计算机多级时序系统中，一个指令周期由若干个机器周期组成，而每个机器周期又由若干个 周期组成。
7. 二进制数1001需要增加 位校验位？其按配偶原则配置的汉明码为 。若接收到的汉明码（按配偶原则）为1100000，则其对应的欲传送的代码为 。 8. 集中式总线判优有 、 、 三种方式。
三、计算题（共15分） 得分： 分
1、（10分）设阶码取3位，尾数取8位（均不包含符号位），按浮点补码加减运算规则计算机3.3125 +
26
字段组成。教学实验计算机TEC-XP的指令字长为 位，其微程序控制器中的微指令字长为
3. 计算机控制器有组合逻辑和微程序两种设计方法。精简指令系统RISC对应控制器采用
4. 在计算机内存中RAM存储器由DRAM和SRAM组成，其中速度最快的是 存储器，需要刷新的是
6. 计算机指令周期通常由：取指周期、 周期、 周期、 周期、
6.125。
2、（5分）假设总线的时钟频率为200MHZ，总线传输周期为4个时钟周期，总线的宽度为16位，试求总线的数据传输率。
四、简答题（共15分） 得分： 分 1、简述影响流水线性能的因素（相关）及解决方法。（6分）
2、简述中断系统要解决的问题及解决方法。（9分）
五、设计题（共20分） 得分： 分
1、（8分）某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令下地址字段给出。已知共有32个微命令，6个互斥的可判定的外部条件，控制存储器的容量为512×44位。要求：
（4分）（1）设计其微指令格式，并指出其长度。
（4分）（2）指出此控制器中CMAR、CMDR的位数。
27
2.（12分）设有一个具有14位地址和8位字长的存储器，试问该存储器容量是多少？若存储器用2K×1位的RAM芯片组成，需要多少片？如何扩展？若采用138译码器进行译码，指出每组存储芯片的地址范围（16进制）。
西北农林科技大学本科课程考试试卷
2006—2007学年第二学期《计算机原理》重修试题
专业年级： 命题教师: 田 晶 审题教师: 考生姓名: 学 号: 考试成绩:
题目 得分 一 二 三 四 五 六 总分 阅卷人 得分 一、填空题：（每空回答正确0.5分，回答错误不扣分，30空共15分） 1． 世界上第一个微处理器芯片产生于 年，是由 公司推出的 位微处理器，型号为 。
⒉ 外设和计算机间的三种I/O方式：查询I/O方式、中断I/O方式、DMAI/O方式中，传送速度最快的是 方式，传送速度最慢的是 方式。
⒊ 欲组成一个32K×8的存储器，若分别选用1K×4位、16K×1位的两种不同规格的存储芯片，各需 、 片。
⒋74181可进行 运算，74182称为 部件，它可以实现 之间的先行进位。一个具有二级先行进位的32位ALU电路需有 片74181和 片74182。
⒌某计算机指令字长24位，共能完成130种操作，采用单地址格式可直接寻址的范围是 ，采用2地址格式指令，可直接寻址范围是 。 和 。
⒎CPU从主存取出并执行该指令的时间叫 周期，它常常用若干个 周期来表示，而后者又包含若干个 周期？。
⒏通常控制器的设计分为 和 两大类，相对应的控制器结构就有 和 式，前者采用的核心器件是 ，后者采用的核心器件是 。
⒐在浮点数中,尾数用原码表示时,其规格化特征是 , 尾数用补码表示时,其规格化特征是 。
28
⒍ 根据CPU访问内存的的性质不同，可将CPU的工作周期分为 、 、
⒑计算机中乘除法一般是通过相加和 相结合实现的。 得分 二、选择题：（列各题四个备选答案中选出一个正确答案，并将其代号写在答题纸相应括号内。 答案错选或未选者，该题不得分。每小题1分，共15分。）
⒈ 下列数中最大的数是（ ）
①（01011001）2 ②(32)8 ③(28)10 ④( 11011001)补 2． 计算机中（ ）负责指令译码。 ① 算术逻辑单元
②控制单元 ③ 存储器译码电路 ④ I/O译码电路
⒊ Cache是由（ ）构成
① ROM ②SRAM ③ DRAM ④ EEPROM ⒋ 在微程序控制器中，机器指令与微指令的关系是( ) ① 每一条机器指令由一条微指令来执行
② 每一条机器指令由若干条微指令组成的微程序由一个微程序来解释执行 ③ 若干条机器指令由一个微程序来执行 ⒌下列芯片中，可读可写的是（ ） ① ROM ② EPROM
③ EEPROM ④ RAM
⒍CPU中，存放欲执行指令的寄存器是（ ）
① MAR
② PC ③ MDR ④IR
⒎总线通讯中的同步通讯是（ ）。 ① 只适合于CPU控制的方式 ② 由统一时序控制的方式 ③ 只适合于外围设备控制的方式
⒏一个16KB的存储器，其地址线和数据线的总和为（ ） ① 48 ② 46 ③ 36 ④ 52
⒐主存和CPU之间增加高速缓冲存储器的目的是（ ）
① 解决主存和CPU之间的速度匹配问题 ② 扩大主存容量
③ 既扩大主存容量又提高存取速度 ⒑数值0的补码有（ ）个 ① 1个
② 2个 ③ 3个 ④ 4个
⒒下列器件中存取速度最快的是（ ） ①Cache ②主存 ③寄存器 ④外存
⒓某机字长8位，采用补码方式（其中1位为符号位），则机器数所能表示的范围是（①-127 ┅ +127 ②-128 ┅ +128 ③-128 ┅ +127 ⒔设寄存器内容为00000000，若它等于-128，则为（ ） ① 原码 ② 反码 ③ 补码 ④ 移码 ⒕运算器由许多部件组成，其核心部件是（ ）
29
）①数据总线 ②算术逻辑单元 ③累加寄存器 ④多路开关 ⒖指令周期是（ ）
①CPU执行一条指令的时间 ②CPU从内存中取出一条指令的时间 ③CPU从内存中取出一条指令加上执行这条指令的时间 得分 ③ALU ④MAR ⑤MDR 得分 四、论述题：（共20分）
1．（10分）简单论述Cache系统工作原理，Cache系统需要解决的问题是什么？ 如何提高Cache系统的命中率？
2．（5分）简单论述中断系统需要解决的问题。 ⒊（5分）简单论述DMA控制器工作过程。 得分 五、计算题（15分）
⒈(5分)磁盘组有六片磁盘,没片有2个记录面,存储区域内经22厘米,外经33厘米,道密度为40道/厘米,内层密度为400位/厘米,问:
①共有多少存储面可以用? ②共有多少柱面? ③盘组总存储容量是多少?
⒉(5分)已知:X=-0.01111,Y=+0.11001,求[X]补, [-X]补, [Y]补, [-Y]补,X+Y=? ⒊(5分)已知:两浮点数X=0.1101×210, Y=0.1011×201,求:X+Y试编写程序。 得分 六、设计题：（共30分）
⒈ （5分）设CPU内部有PC、MAR、CU、MDR、IR，写出指令取指周期的全部微操作。 2. （5分）设机器字长32位，主存容量为1MB，16个通用寄存器，共32条指令，请设计双地
址指令格式，要求有立即数、直接、寄存器、寄存器间接、变址、相对六种寻址方式。
⒊（20分）某机器中，已知配有一个地址空间为0000H—1FFFH的ROM区域。现在使用一个RAM芯片（8K×4）形成一个16K×8的SRAM区域，起始地址为2000H。假设RAM芯片有CS#和WE#信号控制端。CPU地址总线为A15—A0，数据总线为D7—D0，控制信号为R/W#，MREQ#（当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的）。要求：
①设计存储器扩展方案（指出SRAM需要几片，电路怎么连接）； ②画出ROM和SRAM同CPU连接线路。
三、解释下列英文缩写的含义(5分) ①PC ②IR
30