内蒙古科技大学毕业设计说明书（毕业论文）
录管理，支持多任务处理，支持网络操作，具有图形窗口和用户界面等功能，应用接口以及各种组件，开发程序简单、高效，能够满足日益复杂的应用需求、这也是我们现在通常所说的典型嵌入式系统，然而它在通用性、兼容性和扩展性方面仍有待改进。
第四阶段是以基于Internet接入为标志的嵌入式系统，这是一个正在迅速发展的阶段。随着网络在人们生活中的地位日益重要，越来越多的应用需要采用Internet接入功能的嵌入式系统，如手机、PDA，甚至电视机、电冰箱等传统家电都需要上网，所以在嵌入式系统中使用网络操作系统将成为今后的发展趋势
本设计中采用的HCS12系列微控器前身是68HC11，采用了高性能的16位处理器HCS12，可提供丰富的指令系统，具有较强的数值运算、逻辑运算能力和总线速度。其内部的大容量的FLASH存储器，EEPROM和RAM可存储各种控制参数。此外，还具有的背景调试模块BDM，因而能够实现在线编程，对单片机进行动态调试；MC9S12的低功耗、复位控制、看门狗及实时中断等配置和功能更有助于系统的可靠运行，这些产品的工作电压都为5DVC。MC9S12有多个系列几十个品种，而且仍然在不断发展之中。该系列单片机有很高的集成度，片上集成了很多功能模块，如串行通信接口、串行设备接口、USB接口、A/D转换器、PWM和CAN等，丰富的外设资源使用户使用起来十分方便。 1.2.2 MC9S12外部接口与最小系统
MC9S12DG128微控制器属于HCS12系列单片机，是以速度更快的16位CPU12为核心的单片机，片内总线时钟频率最高可达25MHZ。CPU12是调整的16位处理单元。片内资源包括8KB RAM、128KB FLASH、2KB EEPROM。包括模块有SCI、SPI、PWM等接口模块；PWM模块可设置成4路8位或2路16位，宽范围可选择逻辑时钟频率；它还提供2个8路10位精度A/D转换器、控制器局域网模块CAN和增强型捕捉定时器，并支持背景调试模式。 1.2.2.1 MC9S12DG128外部接口
1. 电源相关引脚 (1) VDDR和VSSR：
外部电源和地引脚，提供I/O驱动和电压调整器的输入。为了满足信号的快速上升要求，一般要求电源能提供瞬时大电流，因此要在两个之间放置高频旁路
6
内蒙古科技大学毕业设计说明书（毕业论文）
电容，并且要尽量靠近MCU，具体旁路要求取决于MCU引脚的负载。
(2) VDDX和VSSX：
I/O电源和接地引脚，提供I/O驱动。要在两个之间放置旁路电容，并且要尽量靠近MCU。
(3) VDDA和VSSA：
ADC转换模块电源和接地引脚，为电压调整器和AD转换器提供电源和地，同时为内部电压调整器提供参考电压。两个引脚之间需要放置旁路电容。
(4) VRH和VRL：
AD转换器的参考电压输入引脚，其精度和稳定性直接影响转换结果，因此这路电源要求品质较高，不能受数字部分的影响，因为功率较小，单独供电既经济又容易实现。
(5) VDD1.2和VSS1.2：
外部2.5V供电引脚，用两对引脚直接对内部2.5V内核供电。如果内部电压
调整器使能，2.5V来自于电压调整器，不需要外部提供，这两组电源引脚上不能放置静态负载。如果VREGEN接地，内部调整器关闭，这两对引脚需要2.5V电源。
(6) VDDPLL和VSSPLL：
振荡器和锁相环供电引脚。电压调整器关闭时，该引脚必须接2.5V。电压调整器工作时，该引脚的电压由电压调整器提供。
(7) VREGEN：
电压调整模块选择引脚。该引脚拉高则使能内部电压调整器，该引脚拉低则禁止内部电压调整器。若VREGEN接地，内部电压调整器禁止，不能输出2.5V电压，VDD1.2和VDDPLL需要的2.5V必须由外部提供。
2. 模式选择引脚
表1-1 模式选择表
BKGD(MODC)PE6(MODB)PE5(MODA)000001010011100101110111模式选择特殊单片模式仿真扩展窄模式测试模式仿真宽扩展模式普通单片模式普通窄扩展模式特殊外设模式普通宽扩展模式地址线宽度数据线宽度001681616161600168————1616
7
内蒙古科技大学毕业设计说明书（毕业论文）
MC9S12单片机指定三个引脚MODC(BKGD)、MODB(PE6)、MODA(PE5)来设定单片机的运行模式。模式选择见表1-1
3. 系统功能引脚
(1) XTAL和EXTAL、XFC：
XTAL和EXTAL分别是晶体驱动和外部时钟输入引脚。EXTAL既可接晶振，也可接COMS兼容的时钟信号信号，驱动内部时钟产生电路，器件中所有时钟信号都源于该引脚输入的时钟。XTAL是晶体驱动输出，当EXTAL外接时钟时，该引脚必须悬空。XFC是锁相环滤波引脚
(2) PE7(NOACC/XCLKS)：
外部振荡电路方式选择。当使用串行振荡电路时，该引脚要接高；当使用并行振荡电路时，该引脚要接地。
(3) RESET：
低有效的双向控制复位引脚。当作为输入时，外部的低电平用来初始化MCU的初始状态。如果时钟监视或COP看门狗电路检测到内部故障，该引脚作为开涮输出，对外指示这种状态，结束复位是同步方式，这使得器件即使在时钟失效时情况下也可以进入真正的复位状态，同时又可以在复位结束后以同步方式开始运行。
一次复位是内部还是外部引起的，是可以判别的。内部复位首先将该引脚拉
低并保持131-134个系统时钟周期然后释放该引脚，再过64个系统时钟周期采样该引脚电平，如果该引脚回到了高电平，说明复位是由时钟监视器或COP看门狗电路引起的，CPU将取得时钟监视器或COP看门狗的复位向量；如果该引脚仍然是低电平，就确定为外部复位，将取得外部复位的向量。
(4) PE1 (IRQ)：
可屏蔽外部中断输入脚，可通过程序选择（中断控制寄存器INTCR），该引脚是否中断逻辑连接，以及下降沿或电平触发方式。复位后，IRQ默认为电平触发方式，同时在条件码寄存器中IRQ中断被屏蔽。可以通过软件清零或置位CCR寄存器中的I位来使能或禁止所有可屏蔽的中断，当然也包括IRQ中断。
8
内蒙古科技大学毕业设计说明书（毕业论文）
(5) PE0(XIRQ)：
该不可屏蔽外部中断引脚提供了一种复位初始化后申请非屏蔽中断的手段。在复位阶段，CCR寄存器中的X位和I位被置1,在MCU通过软件允许以前，任何中断都被屏蔽。系统初始化后，可以通过软件清零X位，从而使能该中断。X位一旦清零，就不能再通过软件的方式将该位置1了。该中断申请经常用于系统掉电、硬件故障等场合。
(6) BKGD：
背景调试引脚。采用自定义协议，通过BDM调试工具可以单线双向通信，进行实时在线调试。
4. MC9S12DG128 I/O接口概述
MC9S12DG128 MCU有10个普通I/O口，其中有通用并行I/O口以及SCI、PWM、ADC等专用子系统。复位后所有I/O引脚默认设置为通用I/O输入，当专用子系统激活后，自动变为专用功能。MC9S12DG128输入输出口包括有PTA、PTB、PTE、PTH、PTJ、PTK、PTM、PTP、PTS、AD0、AD1等。
（1）A、B口
在扩展方式下为地址数据分时复位总线，但是在普通单片模式下作为通用I/O口时，输入可选内部上拉和输出具有降功率驱动功能。
（2）E口
用于总线控制和中断请求，余下其他引脚可作通用I/O。输入可内部上拉，输出具有降低功率驱动功能，但PE1、PE0固定为输入。
（3）AD口
ATD子系统输入或通用输入引脚，复位后默认为通用I/O输入引脚并且只能做输入。ATD模块使能后，用作模拟输入。MC9S12G128有16个A/D引脚对应于两个独立的ATD模块。
（4）K口
扩展方式下外部总线的扩展地址线、地址片选输出或通用I/O，复位后为通用I/O引脚。输入可选内部上拉，输出具有降低功率驱动功能。
（5）T口
I/O与增强型捕捉定时器共享引脚，复位后为通用I/O引脚，定时器功能使
9
内蒙古科技大学毕业设计说明书（毕业论文）
能后，用途输入捕捉或输出比较或脉冲累加输入。输入可选内部上拉，输出具有降功率驱动功能。
（6）P口
SPI、脉宽调制输出、I/O中断或通用I/O。复位后为通用I/O引脚，要使用某特殊功能，可以通过相应功能寄存器的使能位来实现。
（7）S口
SCI、SPI或通用I/O，复位后为通用I/O引脚。SCI或SPI使能后，对应引脚的通用I/O关闭。
（8）M口
I/O与CAN、BDLC共享，复位后为通用I/O引脚。CAN或BKLC使能后，对应引脚的通用I/O关闭。
（9）J口
I/O与I2C、CAN、I/O中断共享，复位后为通用I/O引脚。特殊功能使能后，对应引脚的通用I/O关闭。
（10）H口
I/O与I/O中断共享，复位后为通用I/O引脚。特殊功能使能后，对应引脚的通用I/O关闭。
MC9S12DG128 I/O接口特点
A/D转换接口：两个８渠道的10位A/D转换器、具有外部转换触发能力。 CAN总线接口：内部集成了2个CAN协议控制器—MSCAN12模块，符合CAN 2.0A/B协议标准；可编程传输速率达1Mb/s；具有５个接收缓冲区和３个发送缓冲区；灵活的标识符滤波模式，可配置成２个32位过滤码或4个16位过滤码，或者8个８位过滤码；含有4个独立的中断输入引脚Rx、Tx、error和wape-up，内置低通滤波的唤醒功能。
输入捕捉/输出比较与PWM：具有8通道的输入捕捉/输出比较，还具有８个可编程PWM通道，可配置成８通道８位或４通道16位PWM，其每个通道的周期和占空比均可通过编程独立设置。可编程的时钟选择逻辑，使得输出脉冲的频率可设定在范围内。
串行通信接口：RS-232电平采用负逻辑，即逻辑1：-3V~-5V，逻辑0：
10