河北工程大学毕业论文
A7-- 3 25 --A8 A6---4 24 --A9 A5---5 23 --A11 A4---6 22 --OE A3---7 21 --A10 A2---8 20 --CE/PGM A1---9 19 --D7 A0--- 10 18 --D6 D0---11 17 --D5 D1-- 12 16 --D4
D2-- 13 15 --D3
附图：27256 EPROM芯片引脚图如图3-17所示：
河北工程大学毕业论文
3.6.3 74LS373 锁存器原理
74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片.本文将介绍74ls373的工作原理,引脚图(管脚图),内结构图、主要参数及在单片机系统中的典型应用电路. 一、74ls373工作原理简述:
(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);
(2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态. 锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。 当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。 二、74ls373内部逻辑结构如图3-18所示：
河北工程大学毕业论文
三、74LS373的真值表(功能表)：
L——低电平； H——高电平； X——不定态；
Q0——建立稳态前Q的电平；
G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。
当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同； 当G为下降沿时，将输入数据锁存。
河北工程大学毕业论文
四、74ls373引脚(管脚)排列如图3-19所示:
图3-19 五、74ls373电气特性：
河北工程大学毕业论文
六、74ls373推荐工作条件：
七、74ls373在单片机系统中的应用电路图:
当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0~Q7 状态与输入端D1~D7状态相同；当C发生负的跳变时，输入端D0~D7 数据锁入Q0~Q7。51单片机的ALE信号可以直接与74LS373的C连接。在MCS-51单片机系统中，常采用74LS373作为地址锁存器使用，其连接方法如上图所示。其中输入端1D~8D接至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允许信号ALE。输出允许端OE接地，表示输出三态门一直打开。
1D~8D为8个输入端。 1Q~8Q为8个输出端。
G是数据锁存控制端；当G=1时，锁存器输出端同输入端；当G由“1”变为“0”时，数据输入锁存器中。
OE为输出允许端；当OE=“0”时，三态门打开；当OE=“1”时，三态门
图2-20