《数字电路与逻辑设计》实验报告
图2-9 门禁系统电路
21 / 32
《数字电路与逻辑设计》实验报告
图2-10 封装示意图
6、实验结果记录
（1）给出“私有”库元件（采用一个四位二进制可逆计数器进行封装）的测试电路
累加计数脉冲：
22 / 32
《数字电路与逻辑设计》实验报告
图2-11一个四位二进制可逆计数器
累减计数脉冲：
23 / 32
《数字电路与逻辑设计》实验报告
图2-12一个四位二进制可逆计数器
清除：
24 / 32
《数字电路与逻辑设计》实验报告
图2-13一个四位二进制可逆计数器
（2）给出采用实验1中已封装的“先行进位的四位二进制并行加法器”设计的将实验室内人数转换成8421BCD码的电路
显示11：
25 / 32