FET管是由一大群小FET在硅片上并联的大规模集成功率开关。每个小FET叫胞，每个胞的电流并不大，只有百毫安级。设计师采用蚂蚁捍树的办法；多多的数量FET并联；达到开关大电流。也就是同样大小硅片和耐压下；胞越多；允许电流越大。FET里；不仅FET胞是并联的，寄生二极管也是很多并在一起的！得益于多胞结构；FET的寄生二极管拥有了耐受电压击穿的能力。即所谓的雪崩耐量。在数据表中；以EAR（可重复雪崩耐量）和EAS（单次雪崩耐量）表示。它表征了FET抗电压（过压）冲击的能力。因此；许多小功率反激电源可以不用RCD吸收，FET自己吸收就够了。
用在过压比较严重的场合，这点要千万注意啊！大的雪崩耐受力；能提高系统的可靠性！FET的这个能力和电压；终身不会改变！
每个胞的原理结构如下图1示：红色指示的是FET开关的沟道，兰色的是寄生的体二极管。平时；FET是关断的。当栅上加正压时；在邻近栅的位置；会吸引许多电子。这样；邻近的P型半导体就变成了N型；形成了连接两个N区的通道（N沟道），FET就通了。显然；FET的耐压越高；沟道越长；电阻越大。这就是高压FET的RDSON大的原因。
反之，P沟FET也是一样的，这里不再叙述。所以；功率FET，常被等效为图2。问一下。这个沟，是什么沟，还是和实际联系不到一起去。怎么看啊，解释下，呵呵。图1里红圈圈起的位置。左边两个红圈圈之间是一个沟，右边两个红圈圈是一个沟吗，那样就和fet的符号很像，很形象。两边的沟是并联的。算作一个沟吧！图1是垂直剖面图。这是示意图，实际器件和这图有些出入。FET是实实在在的物质构成的；里面有导体/半导体/绝缘体。这些物质的相互搭配；做成了FET。那么；任何两个绝缘的导体，自然构成了物理电容——寄生电容（下图3），红色的就是DS间的寄生电容Coss。蓝色的就是密勒电容Cgd。黑色的就是栅原电容Cgs。Cgd+Cgs=Ciss——输入电容，Coss——输出电容。
Cgd/Cds的绝缘层里有PN结！Cgs里基本没这东西！再参考一下变容二极管的特性想想（在压缩文件夹里）。有何感想？Cgd/Cds容量大小是变的！而且；变得还很变态！所以；Cgd/Cds在理论上存在，在数据表中也有所列。在微变等效中也可以作为参量计算分析，但；也仅在线性放大里的微变等效分析中有所使用。在开关过程的工程分析中，变态的变化导致只能用电荷量这个值来衡量。Qgd就是Cdg储存的电荷量（弥勒电荷），Qds是Cds储存电荷量。
说得好！不过，俺是做MOS管厂家的，你们的信息稍微有点过时了。无论多好的好管子；到现在还是这样接的，只是寄生电阻小了一个数量级而已。你有何高见？
场效应晶体管（Field Effect Transistor缩写(FET)）简称场效应管.由多数载流子参与导电,也称为单极型晶体管.它属于电压控制型半导体器件. 有3个极性，栅极，漏极，源极，它的特点是栅极的内阻极高，采用二氧化硅材料的可以达到几百兆欧，属于电压控制型器件.具有输入电阻高、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点,现已成为双极型晶体管和功率晶体管的强大竞争者.按结构场效应管分为：结型场效应（简称JFET）、绝缘栅场效应(简称MOSFET)两大类 。按沟道材料:结型和绝缘栅型各分N沟道和P沟道两种. 按导电方式:耗尽型与增强型,结型场效应管均为耗尽型,绝缘栅型场效应管既有耗尽型的,也有增强型的。 场效应晶体管可分为结场效应晶体管和MOS场效应晶体管,而MOS场效应晶体管又分为N沟耗尽型和增强型;P沟耗尽型和增强型四大类。场效应管的主要参数：Idss — 饱和漏源电流.是指结型或耗尽型绝缘栅场效应管中,栅极电压UGS=0时的漏源电流. Up — 夹断电压.是指结型或耗尽型绝缘栅场效应管中,使漏源间刚截止时的栅极电压. Ut — 开启电压.是指增强型绝缘栅场效管中,使漏源间刚导通时的栅极电压. gM — 跨导.是表示栅源电压UGS — 对漏极电流ID的控制能力,即漏极电流ID变化量与栅源电压UGS变化量的比值.gM 是衡量场效应管放大能力的重要参数. BVDS — 漏源击穿电压.是指栅源电压UGS一定时,场效应管正常工作所能承受的最大漏源电压.这是一项极限参数,加在场效应管上的工作电压必须小于BVDS.
PDSM — 最大耗散功率,也是一项极限参数,是指场效应管性能不变坏时所允许的最大漏源耗散功率.使用时,场效应管实际功耗应小于PDSM并留有一定余量. IDSM — 最大漏源电流.是一项极限参数,是指场效应管正常工作时,漏源间所允许通过的最大电流.场效应管的工作电流不应超过IDSM。场效应管是电压控制元件,而晶体管是电流控制元件.在只允许从信号源取较少电流的情况下,应选用场效应管;而在信号电压较低,又允许从信号源取较多电流的条件下,应选用晶体管. 场效应管是利用多数载流子导电,所以称之为单极型器件,而晶体管是即有多数载流子,也利用少数载流子导电,被称之为双极型器件. 有些场效应管的源极和漏极可以互换使用,栅压也可正可负,灵活性比晶体管好. 场效应管能在很小电流和很低电压的条件下工作,而且它的制造工艺可以很方便地把很多场效应管集成在一块硅片上,因此场效应管在大规模集成电路中得到了广泛的应用.
下面；分析这些电荷在开/关状态下，是如何影响FET工作的。FET静态关断时，Cgd/Cgs充电状态如下图1所示，栅电压为零，Qgs=0。Qgd被充满，Vgd=Vds。注：由于Cds通常和其它杂散电容并联在一起；共同对电源施加影响，因此；这里暂时不做分析。问题将在后面和杂散参数一起一并讨论。给FET的栅极施加正脉冲（图2）。由于Cgd在承受正压时，电容量非常小（Cgd虽然小；但是Qgd=Cgd*Ugd，Qgd仍然是很大的），Cgs远大于Cgd。因此；脉冲初期，驱动脉冲主要为Cgs充电，直到FET开始开启为止。开启时；FET的栅电压就是门槛电压Vth。
大多数情况下；栅电压达到Vth前，只有很小的电流流过FET。FET一直处于关断状态。当FET栅电压达到Vth，FET开始导电。无论负载在漏极还是在源极，都将因有电流流过而承受部分或全部电压。这样FET将经历由阻断状态时承受全部电压逐渐变到短路而几乎没有电压降落为止的过程（下图1）。这个过程中，Cgd同步经历了放电过程。放电电流为I=Qgd/ton。Igd——密勒电流分流了FET的驱动电流！使得FET的栅电压上升变缓（下图2）。弥勒电荷越大；这个斜坡越长。弥勒电荷不仅和器件有关还和漏极电压有关。一般；电压越高；电荷量越大。
我有个问题想请教，Qgd在放电过程中应该是慢慢减小的，那图1中的Igd如何是方波呢？电容电压是慢慢变的。所以；流过电容的电流是Ic=Cdu/dt。当电压是均匀变化的时候；du/dt成了常数，Ic就成了一直流值了。从波型上看；就是方波。能再解释一下为何du/dt是均匀变化的吗？FET在开的过程中；Vg近似等于Vth不变，驱动电流Ig=(Vcc-Vth)/Rg近似是一恒定值，弥勒电流和这个值近似相等。你这个公式算起来不错，什么原因导致米勒平台的斜坡很平坦，从而让你来近似Vg等于Vth，如果是跨导很大，又是什么决定了
跨导很大？器件在设计时；根据功率开关特点，尽可能的做大了该值。它和扩散杂质、分布梯度、沟道等效宽度、绝缘层厚度及介电常数都有关系。一旦做好后；在相当范围内是一常数。这和三极管的电流放大倍数的概念非常类似。只不过三极管是基极电流和集电极电流之比；FET是栅电压和ID之比。三极管是两个电流比；互消后成无量纲量；FET成了跨导。仅从器件讲；跨导常数特性和稳定的驱动电流；导致产生平坦的弥勒平台。引线级及负载的电感效应会引起振铃，这已超出了器件讨论范围；在以后适当时间再做讨论。
假设我给GS反并联一个二极管那弥勒电流不是可以很快释放，那开关速度不是提高了？这样弥勒电流的的放电回路不经过驱动电阻了。弥勒电容是D与G之间的电容，你给GS之间反向并联一个二极管有什么用？FET“ON”的时候，Vgs始终是大于0V，这个二极管没机会导通啊。我觉得震铃的原因就是这个弥勒效应把弥勒电容放大N倍。振铃可能是多种原因造成的。其中之一是当开关足够快时；负载的电感效应被放大，在开或关的线性时间区，使系统满足了三点振荡要求。任何时候；电流都是从一端流入从另一端流出。从流入端看；都是所谓的充电；流出端看；都是所谓的放电。显然；充放电都是人为规定的。所以；通论时；大家都只有一个参考。像您这样随意换讨论端口；自然一堆矛盾了。 旅长您好，希望您能解释一下为什么VGS的波形会有这么几段。看了您的这篇帖子之后，好像更多的提到了fet导通前和密勒效应区，而对最后t3-t4的这个阶段讲的比较少。是不是实际中只有两个阶段呢？我用示波器观察波形的时候，很明显的看到了fet导通之前和密勒效应区的波形，但是芯片规格书上都是这么三段式的。另外，我看到fet规格书上提到给fet充电时的电量的波形也是这种三段式的。请多多指教（下图1）。t3-t4只是强化饱和导通而已；没有改变MOS工作状况。FET的栅电压达到Vth后；电流流过FET的沟道（下图2），此时；FET工作在线性区。FET视在斜率随Id大小变化而变。但从Vg、Id的变化量看，两者之比就是FET跨到S。即S=(Id2-Id1)/(Vgs2-Vgs1)。其中；同样粗细的亮色线为一组；代表各自的Vg和Id的关系。由于在FET开的过程中，栅电压变缓，是弥勒电容分流引起的，所以；也叫弥勒效应区。因此；在断续反激电源里，弥勒效应区的栅电压斜率基本不变。而正激、半/全桥等；斜率随负载而变。提问：既然在正激半/全桥电路里；弥勒效应区的栅电压斜率随负载电流而变。那么；1）为啥在断续的反激电路里；它会不变？2）斜率变了；这个斜坡时间是变长了？还是短了？还是不变？正激、半/全桥等；斜率随负载而变。应该随着负载的增大斜率变大。因为负载重时：MOS导通瞬间的ID2-ID1增大。因为这时的D极电流也是从零斜坡上升的。反激电源断续时；每次变压器（负载）电流初始状态都是“0”！负载电流的斜坡要比栅电压远远的缓多了！所以；在开关电源里，驱动脉冲沿略微的抖动是正常的。但是；弥勒效应时间基本不变。弥勒效应时间（开关时间）ton/off=Qgd/Ig注：1）Ig指FET的栅驱动电流。FET “ON” Ig=（Vb-Vth）/Rg；2）Vb：稳态栅驱动电压。
弱弱地问？抖动是什么引起的！电压和负载波动. 主要是交流整流成直流后的纹波。对于开环电源/逆变电源讲；这个现象比较明显。
我最近就正在开环调试一个全桥电路，遇到了您这里所讲的Vgs抖动的问题，实验波形如下图1所示。发现当输入电压升高，负载加大时Vgs就会出现一个明显的跌落，不知是不是您这里所说的抖动的现象，如果不是您觉得是什么问题引起的呢？全桥电路中MOSFET我是用高速光耦HCPL3120来直接进行驱动的，MOSFET采用的是英飞凌的47N60C3。