贵州大学明德学院课程设计报告
课程名称： 同步时序电路设计
系 部： 机械与电气工程系
专业班级： 电信081班
小组成员： 宋亚雄、彭涛、毛晓龙
指导教师： 吴锐老师
完成时间： 2010年 1月 9日
报告成绩： 评阅教师 日期
1
目 录
一、设计要求 ........................................................................................3
二、设计的作用、目的 ........................................................................3
三、设计的具体实现 ............................................................................4
1、系统概述 .....................................................................................4 2、电路分析与设计 .........................................................................7 ⑴ 与门逻辑电路 ........................................................................7 ⑵ 异或门逻辑电路 ....................................................................8 ⑶ 下降沿JK触发器 ..................................................................8 ⑷ 电路分析 ..............................................................................10 ⑸ 发展及应用 .......................................................................... 11
四、心得体会及建议 ..........................................................................12
五、附录 ..............................................................................................14
六、参考文献 ................................................................................................................................... 15
2
同步时序电路课程设计报告
一、设计要求
课程设计的基本任务，是着重提高动手能力及在字集成电路应用方面的实践技能，培养综合运用理论知识解决实际问题的能力。各组人员可分别通过设计图纸，上网查找资料以及撰写报告这几个过程来锻炼逻辑思维能力及实际动手能力。从实际操作中学习知识，思考存在的问题以及解决问题。
提交的文件包括：
1、一份用WORD完成的课程设计报告，要求打印，格式见后面的附件， 2、设计图纸（A2图纸）手绘或使用相关绘图软件皆可。设计图的元器件要求全部用与、或、非门实现并用虚线框表明模块名称。
题目如下：
用JK触发器设计一同步时序电路，其状态表如下：
n?1Q1n?1Q0/Y Q1nQ0n 00 01 10 11 A = 0 01/0 10/0 11/0 00/1 表1.1
A = 1 11/0 00/0 01/0 10/1 二、设计的作用、目的
随着时代的发展,电子技术的日新月异，数字系统越来越广泛地运用于各个领域，而时序电路逻辑的正确性及稳定性是数字系统成败的关键。我们作为电子信息工程工程专
3
业的学生，就应该抓住时代的脉搏，在自己的专业课程上下功夫，在理论知识丰富的情况下，更要加强动手能力，努力提高我们自身的综合素质。
我们本次设计应该要达到以下几点：
⑴ 通过本次课程设计，巩固所学知识，掌握同步时序电路的组成，分析。 ⑵ 掌握各类型触发器的特性方程，以及相互之间的转换。
⑶ 熟练分析时序电路，能写出已知电路的时钟方程，激励方程，输出方程，特性方程，能够列出真值表，画出状态图、时序图。
三、设计的具体实现
1、系统概述
同步时序电路的设计是电路分析的逆过程，即是由逻辑问题的描述，产生实现逻辑功能的电路，其主要设计步骤如下：
第一步：根据问题的逻辑要求，建立原始流程表。
A、 明确电路的输入条件和相应的输出要求，分别确定输入变量
和输出变量的数目和符号；
B、找出可能的状态和状态转换之间的关系； C、根据原始状态图建立原始状态表。
第二步；将原始流程表简化，去掉多余的状态过程，得到最简流程表。
第三步：对最简流程表进行状态分配及不稳定状态的输出指定。
A、确定状态编码的位数； B、确定每个状态的编码。
第四步：选择触发器类型。
第五步：写出激励状态和输出状态表达式。
第六步：画出逻辑电路图，并检查自启动能力。
具体过程如下：
首先，根据设计要求中的状态表（表1.1）和JK触发器的激励表，可列出状态
4
转换真值表和对各触发器的激励信号，如（表1.2）。
Q1n Q0n A Q1n?1 Q0n?1 Y 0 0 0 1 0 0
0 0 1 1 1 0
0 1 0 1 0 0 0 1 1 0 0 0
1 0 0 1 1 0
0 1 0 1 0 1
1 0 0 0 1 1
然后，根据状态表,设电路的初始状态为Q1n1 1 1 1 0 1
表1.2
Q0n=00，可画出状态图以及时序图，
0 CP 00 01 A 1 0 1 1 0 Q0 1 Q1 11 10 Y 0 (a) 状态图 (b) 时序图 由状态图和时序图可以看出，我们需要设计的是一个可逆二进制计数器。A = 0时，进行加计数，每来一个时钟脉冲，计数器值Q1nQ0n加1，依次为00-01-10-11。每经过
4个时钟脉冲作用，电路的状态循环一次。当A = 1时，进行减1计数，依次为
11-10-01-00。Y端在Q1Q0为11时输出1。
5
nn