多功能数据采集卡是一种应用极为广泛的模拟量测量设备，其基本任务是将信号送入计算机或相应的信号处理系统，然后根据不同的需要进行相应的计算。它在将模拟量采集、转换成数字量后，再经计算机处理得出所需的数据。同时，还可以用计算机将得到的数据进行存储、显示或打印，以实现对某些物理量的监视，其中一部分数据还可以被用做生产过程中的反馈控制量。
多功能数据采集卡性能的好坏，主要取决于它的精度和速度。数据采集越及时，工作效率就越高。在保证精度的条件下，应用尽可能高的采样速度，以满足实时采集、实时处理和实时控制对速度的要求。
1 接口通信协议
从微型计算机的诞生到现在，微机总线技术也在不断发展，而且随着应用技术发展的需要，不断有新的总线技术研制出来，同时在竞争的市场中，不同总线还会拥有自己特定的应用领域。目前除了大家熟悉的，较为流行的PCI、AGP、IEEE1394、USB等总线外，又出现了EV6总线、PCI-X局部总线、NGIO总线等。其常用的总线结构有如下几种类型:ISA总线、MCA总线、EISA总线、VL局部总线、PCI局部总线等。
（1）ISA总线(AT总线)：ISA(Industry Standard Architecture)总线是IBM公司八十年代为IBM-PC/AT机设计的，又称AT总线，用于AT机主板和各接口电路板的连接。ISA总线是16位数据线、24位地址线，工作频率为8MHz，数据传输率为8MB/S，允许多个CPU共享系统资源，从而大大改善了CPU处理性能。由于其兼容性好，它在上个世纪80年代成为最广泛采用的系统总线，不过由于ISA标准的限制，使得对系统总线上的I/0、存储器的访问没有大的改进，所以它的弱点也是显而易见的，比如传输速率过低、CPU占用率高、占用硬件中断资源等，从而在强大的CPU处理能力与低性能的系统总线间形成了一个瓶颈。
（2）MCA总线：MCA（Micro Channel Architecture 即微通道总线结构）总线是IBM公司专为其PS\\2系统（使用各种Intel处理器芯片的个人计算机系统）开发的总线结构，该总线的总线宽度是32位，最高总线频率为10MHz。虽然MCA总线的速度比ISA和EISA快，但是IBM对MCA总线执行的是使用许可证制度，因此MCA总线没有像ISA总线那样得到有效推广，而且其缺乏与现有硬件的兼容性。
（3）EISA总线：EISA（Extended Industry Standard Architecture 即扩展工业标准结构总线）是为32位中央处理器（386、486、586等等）设计的总线扩展工业标准，EISA总线除包括ISA总线的所有性能外，并把总线宽度从16位扩展到32位，是ISA总线的扩展。
（4）VESA（VL）局部总线：VESA（Video Electronics Standards Association 即视频电子标准协会）总线是VESA组织（1992年由IBM、Compaq等发起，有120多家公司参加）按局部总线（Local Bus）标准设计的一种开放性总线，简称为VL总线。VESA总线的总线宽度是32位，最高总线频率为66MHz。但是由于VL总线是直接挂在CPU上，对CPU芯片依赖大，CPU一有变动，就会使VL总线不再适应。
（5）PCI 局部总线：PCI（Peripheral Component Interconnect 即连接外部设备的计算机内部总线）总线是一种高性能的 32 位/64 位地址数据复用的高速外围设备接口局部总线。其总线标准最早由 Intel 公司的电脑结构实验室在 1991 年底提出，1992 年 6 月 Intel 公司又联合 IBM、Compaq、DEC 等公司组成 PCISIG(PCI Special Interest Group)，其致力于 PCI标准的推广，并公布了 V1.0 标准；在 1993 年 4 月升级到 V2.0，并扩展到 64 位，将总线带宽扩展到 264MB/S；1995 年 1 月又升级到了 V2.1，总线时钟扩展到了 66MHz，将总线带宽扩展到了 528MB/S。
（6）AGP总线：AGP（Accelerated Graphics Port）即高速图形接口，专用于连接主板上的控制芯片和AGP显示适配卡，是为提高视频带宽而设计的总线规范，目前大多数主板均有提供。
（7）USB总线：USB（Universal Serial Bus即通用串行总线）是一种简单实用的计算机外部设备接口标准，目前大多数主板均有提供。
（8）Alpha EV6总线：为消除现有总线的瓶颈，AMD（American Micro Devices即美国微设备公司）的Athlon（是AMD公司在1999年末推出的新一代64位处理器系统）系统要求总线结构在设计上力求为新一代x86平台提供前所未有的数据传输带宽，以确保运行于多路处理器服务的企业级商业应用软件可以更顺畅地运行。为此，AMD公司在其最先推出的一款Athlon处理器上使用了一个200MB/S的系统总线，即Alpha EV6总线，其带宽较目前Intel P6总线结构大1倍。如果使用更高时钟频率的AMD Athlon处理器，这个系统总线的频率还可以相应提高，
以支持更大的数据带宽，满足更大、更强劲的系统配置的需要。
(9) PCI-X局部总线:为解决Intel架构服务器中PCI总线的瓶颈问题，Compaq、IBM和HP公司决定加快加宽PCI芯片组的时钟速率和数据传输速率，使其分别达到133MHz和1GB/S。利用对等PCI技术和Intel公司的快速芯片作为智能I/O电路的协处理器来构建系统，这种新的总线称为PCI-X。PCI-X技术能通过增加计算机中央处理器与网卡、打印机、硬盘存储器等各种外围设备之间的数据流量来提高服务器的性能。与PCI相比，PCI-X拥有更宽的通道、更优良的通道性能以及更好的安全性能。预计在未来的几年中，PCI-X能与目前的设备兼容，并具有良好的扩展性，发展前景乐观。
下面的表2-1对常用的各种总线进行了性能比较。 表2–1 各种通用总线性能比较图
1.1 PCI 局部总线的特点
相对于其它常用的总线而言，PCI总线有以下主要特点:
(1) 独立于处理器，为 PCI 局部总线设计的器件是针对 PCI，而不是针对处理器的，因此设备的设计独立于处理器的升级。
(2) 每个 PCI 局部总线支持约 80 个 PCI 功能，一个典型的 PCI 支持约 10 个电气负载，每一个设备对于总线来说就是一个负载，因此，每一个设备可以包括 8 个 PCI 功能。
(3) 低功耗，PCI 技术规范的主要设计目标就是实现电流尽可能小的系统设计。
(4) 在读写传送中可实现突发（burst）传送，32 位 33MHz 的 PCI 局部总线在读写传送中可支持 132MB/S 的峰值传送速率，对于 64 位 33MHz 的 PCI 传送支持 264MB/S 的峰值传送速率，对于 64 位 66MHz 的 PCI 局部总线，其传送速率可达到 528MB/S。
(5) 支持多达 256 个 PCI 局部总线，技术规范提供了对 256 个 PCI 局部
总线的支持。
(6) 总线速度:2.0 版规范支持的 PCI 局部总线速度达到 33MHz，2.1 以上的版本增加了对 66MHz 总线操作的支持。
(7) 64 位总线扩展支持。
(8) 访问时间快，当停靠在 PCI 局部总线上的主设备写 PCI 目标时，在 33MHz 总线速度下，访问时间只需要 60ns。
(9) 并行总线操作，桥支持完全总线并行操作，与处理器总线、PCI 局部总线和扩展总线同步使用。
(10) 总线主设备支持:全面支持 PCI 局部总线主设备，允许同级 PCI 局部总线访问和通过 PCI—PCI 桥与扩展总线桥访问主存储器和扩展总线设备。
(11) 隐式总线仲裁:PCI局部总线仲裁能够在另一个总线主设备正在PCI局部总线上执行传送时发生。
(12) 引脚数少，一个功能的 PCI 从设备只需要 47 个引脚，而主设备只需要 49 个引脚。
(13) 交易完整性校验，在地址、命令、数据周期上进行奇偶校验。 (14) 3 类地址空间，即指存储器、I/O 和配置空间。 (15) 自动配置。
(16) 插入卡，规范包括 PCI 连接器和插入卡的定义。
1.2 PCI 局部总线信号定义
在一个PCI应用系统中，如果某设备取得总线控制权，就称为主设备，被主设备选中用来进行通信的设备称为从设备或目标设备。对于相应的接口信号线，通常分为必备的和可选的两大类。如果只作为目标设备，至少需要 47 条接口信号线，作为主设备则需要 49 条。利用这些信号线可处理数据和地址、实现接口控制、仲裁以及系统功能。下面按功能分组对信号进行说明。
1.2.1 系统信号
CLK：对于所有的 PCI 设备都是输入信号。其频率范围为 0~33MHz 或 0~66MHz，这一频率称为 PCI 的工作频率，对于 PCI 信号，除 RST#、INTA#、INTB#、INTC#、INTD#之外，其余信号都是在 CLK 的上升沿进行采样的。
RST#：复位信号。用来使 PCI 专用的特性寄存器、配置寄存器等恢复到规
定的初始状态。至于复位后如何变化不属于 PCI 规范的范围。复位时，PCI 的全部输出一般都驱动到第三态。REQ#和 GNT#必须同时驱动到第三态，不能在复位期间为高或为低。 为防止 AD、C/BE#、PAR 在复位期间浮动，可由中央资源将它们驱动到逻辑低，但不能驱动到高电平。
RST#和 CLK 可以不同步，但是要保证其在撤消边沿不会有反弹。 1.2.2 地址和数据信号
AD[31﹕0]：地址/数据多路复用的输入/输出信号。在 FRAME#有效时，是地址期。在IRDY#和 TRDY#同时有效时，是数据期。
在 FRAME#有效的第一个时钟周期是地址周期，AD[31﹕0]线上含有一个 32 位的物理地址。对于 I/O 操作，它是一个字节地址，对于存储器或配置操作，它则是一个双字地址。
数据期，AD[7﹕0]为最低字节，AD[31﹕24]为最高字节，在数据传输期间内 IRDY#和TRDY#应该同时有效。
C/BE[3﹕0]：总线命令和字节使能多路复用信号。在地址期中，传输的是总线命令。在数据期内传输的是字节使能信号。
1.2.3 接口控制信号
FRAME#：帧周期信号。由当前主设备驱动，表示当前主设备一次交易的开始和持续时间。
IRDY#： 主设备准备好信号。由当前主设备（交易的启动方）驱动，信号的有效表明发起本次传输的设备能够完成交易的当前数据期。
TRDY#：目标设备准备好信号。由当前被寻址的目标驱动，信号有效表示目标设备已经做好了完成当前数据传输的准备工作。
STOP#： 停止数据传送信号。信号有效时，表示目标设备要求主设备终止当前的数据传输。
LOCK#：锁定信号。信号有效时，表示一个对桥的原始操作可能需要多个传输才能完成。
IDSEL：设备选择信号。信号有效时，表示驱动它的设备成为当前交易的目标设备。
1.2.4 仲裁信号
REQ#：总线占用请求信号。信号一旦有效表明驱动它的设备向仲裁器要求