基于NIOS II的IC总线接口设计
2
开发工具，支持系统级的开发，支持NIOS Ⅱ嵌入式核IP核和用户自定义逻辑。Quartus Ⅱ支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。
SOPC Builder是Quartus Ⅱ开发套件之一，支持Nios Ⅱ嵌入式核的开发与调试，可设置 、评估SOPC体系结构。SOPC Builder避免了手动系统集成任务，使设计者能够将精力集中在定制用户逻辑设计上，在更高级抽象层上进行设计。SOPC Builder能够定制常用的SOPC Builder组件、IP核，高效地连接外部处理器和SOPC Builder可用IP库，自动生成系统HDL，形成优化的系统架构。SOPC Builder评估自动系统开发工具提供了强大的开发平台，可构成包括处理器、外设和存储器接口等常用系统组成的总线系统。通过Altera Quartus Ⅱ开发软件中的SOPC Builder系统开发工具很容易地创建专用的处理器系统，并能够根据系统的需求添加Nios Ⅱ处理器核的数量。本设计采用的是Quartus Ⅱ 8.0版本进行的系统开发。
1.3.3 Nios II
Nios Ⅱ嵌入式处理器是Altera公司推出的采用哈佛结构、具有32位指令集的第二代片上可编程的软核处理器, 其最大优势和特点是模块化的硬件结构, 以及由此带来的灵活性和可裁减性。相对于传统的处理器, Nios Ⅱ系统可以在设计阶段根据实际的需求来增减外设的数量和种类[10]。设计者可以使用Altera 提供的开发工具SOPC Builder, 在PLD器件上创建软硬件开发的基础平台, 也即用SOPC Builder创建软核CPU和参数化的接口总线Avalon。在此基础上, 可以很快地将硬件系统(包括处理器、存储器、外设接口和用户逻辑电路)与常规软件集成在单一可编程芯片中。而且, SOPC Builder还提供了标准的接口方式,以便用户将自己的外围电路做成Nios Ⅱ软核可以添加的外设模块。这种设计方式, 更加方便了各类系统的调试。
Nios Ⅱ处理器具有完善的软件开发套件，包括编译器、集成开发环境（IDE）、JTAG调试器、实时操作系统（RTOS）和TCP/IP协议栈。Nios Ⅱ集成开发环境(integrated development environment, IDE)是Nios Ⅱ系列嵌入式处理器的基本软件开发工具。所有软件开发任务都可以在Nios Ⅱ IDE下完成，包括编辑、编译和调试程序。
6
基于NIOS II的IC总线接口设计
2
1.4 IC接口芯片24LC04
24LC04系列芯片是采用I2C总线标准的常用的串行EEROM芯片。本文以24LC04为例介绍。24LC04具有2×256×8(4 k)bit的存储容量，即总共32页，每页有8字节的容量。每次写入数据是从主器件发送来的片内选择地址开始写人，如果写到页末尾，主器件还在继续发送的话，不会自动转到下一页，而是从该页的头地址开始继续写入，覆盖该页的原有数据，而造成数据丢失。24LC04工作于从器件方式，它的地址由外围的3个引脚A2、A1、A0决定，如图1-1所示。在I2C总线上总共可以连接8个24LC04接口芯片，每个器件硬件地址与控制寄存器的地址内容保持一致，就能够自由地与主控器件进行数据传输。
2
图1-1 24LC04电路图
在字节写模式下，发送器件写控制字，控制字包括4位固定器件码，3位片选码，以及一位低电平的写控制位。主器件在收到从器件产生应答信号后，主器件发送一个8位字节地址写入AT24C02。主器件在收到从器件的另一个应答信号后，再发送数据到被寻址的存储单元。AT24C02再次应答，并在主器件产生停止信号后开始内部数据的擦写，在内部擦写过程中，AT24C02不再应答主器件的任何请求。
对AT24C02读操作的初始化方式和写操作时一样，仅把R／W位置为1。随机读操作允许主器件对寄存器的任意字节进行读操作，主器件首先通过发送起始信号、从器件地址和它想读取的字节数据的地址执行一个伪写操作。在AT24C02应答之后，主器
7
基于NIOS II的IC总线接口设计
2
件重新发送起始信号和从器件地址，此时R／W位置1，AT24C02响应并发送应答信号，然后输出所要求的一个8位字节数据，主器件不发送应答信号但产生一个停止信号。在设计中使用具有I2C总线通信的24LC04来验证接口的实现。
1.5 本章小结
本章主要介绍论文设计的背景，简介了基于Nios II嵌入式设计的现状，阐述了对SOPC未来前景的展望，并对开发FPGA所用到的Altera公司软件进行了简单的介绍。为后续的工作做了铺垫。
8
基于NIOS II的IC总线接口设计
2
2
第二章 IC总线技术研究
I2C 是作为英特尔IC 的互补，这种总线类型是由菲利浦半导体公司在八十年代初设计出来的，主要是用来连接整体电路(ICS) ，I2C是一种多向控制总线，也就是说多个芯片可以连接到同一总线结构下，同时每个芯片都可以作为实施数据传输的控制源。这种方式简化了信号传输总线。随着大规模集成电路技术的发展，把CPU和一个单独工作系统所必需的ROM、RAM、I/O端口、A/D、D/A等外围电路集成在一个单片内而制成的单片机或微控制器愈来愈方便。目前，世界上许多公司生产单片机，品种很多。其中包括各种字长的CPU，各种容量的ROM、RAM以及功能各异的I/O接口电路等等，但是，单片机的品种规格仍然有限，所以只能选用某种单片机来进行扩展。扩展的方法有两种：一种是并行总线，另一种是串行总线。由于串行总线的连线少，结构简单，往往不用专门的母板和插座而直接用导线连接各个设备。因此，采用串行线可大大简化系统的硬件设计。PHILIPS公司早在十几年前就推出了I2C串行总线，利用该总线可实现多主机系统所需的裁决和高低速设备同步等功能。因此，这是一种高性能的串行总线。
飞利浦电子公司日前推出新型二选一I2C主选择器，可以使两个I2C主设备中的任何一个与共享资源连接，广泛适用于从MP3播放器到服务器等计算、通信和网络应用领域，从而使制造商和终端用户从中获益。PCA9541可以使两个I2C主设备在互不连接的情况下与同一个从设备相连接，从而简化了设计的复杂性[11]。此外，新产品以单器件替代了I2C多个主设备应用中的多个芯片，有效节省了系统成本。
2.1 IC总线特点
I2C总线是由PHILIPS公司提出的总线协议。I2C总线作为广泛使用的串行总线，他的主要的优点是简单性和有效性。其占用引脚少，仅需要两条总线线路：一条串行数据线SDA和一条串行时钟线SCL。因此，I2C总线的占用空间非常小，减少了占用的引脚数量。
总线可以达到25英尺的连接长度，串行8位双向数据传输速率在标准模式下达到100达到kbit/s,快速模式下400kbit/s,高速模式下达到3.4Mbit/s。
连接到总线的每一个器件都可以通过唯一的地址和一直存在的简单的主从机关系软件设定地址，主机可以作为主机发送器或主机接收器。I2C是一个多主机总线，其中任何能接受和发送数据的设备都可以成为总线。如果多个主机同时初始化，数据的传输
9
2
基于NIOS II的IC总线接口设计
2
可以通过冲突检测和仲裁防止数据被破坏。
在连接到同一总线上的IC数量仅受最大电容400pf限制。
下面介绍I2C总线的通用术语。如表2-1所示[12]。I2C总线是由PHILIPS公司提出的总线协议。I2C总线作为广泛使用的串行总线，他的主要的优点是简单性和有效性。其占用引脚少，仅需要两条总线线路：一条串行数据线SDA和一条串行时钟线SCL。因此，I2C总线的占用空间非常小，减少了占用的引脚数量。
总线可以达到25英尺的连接长度，串行8位双向数据传输速率在标准模式下达到100达到kbit/s,快速模式下400kbit/s,高速模式下达到3.4Mbit/s。
连接到总线的每一个器件都可以通过唯一的地址和一直存在的简单的主从机关系软件设定地址，主机可以作为主机发送器或主机接收器。I2C是一个多主机总线，其中任何能接受和发送数据的设备都可以成为总线。如果多个主机同时初始化，数据的传输可以通过冲突检测和仲裁防止数据被破坏。
在连接到同一总线上的IC数量仅受最大电容400pf限制。 下面介绍I2C总线的通用术语。如表2-1所示[12]。
表 2-1 I2C总线的通用术语
术语 发送器
接收器 主机 从机 多主机 仲裁 同步
描述
发送数据到总线的器件 从总线接收数据的期间
初始化发送、产生时钟信号和终止发送的器件
被主机寻址的器件
同时有多于一个主机尝试控制总线，但不破坏报文
是一个在有多个主机同时尝试控制总线，但只允许其中一个控制总线并
使报文不被破坏的过程
两个或多个器件同步时钟信号的过程
2.2 IC总线工作原理
2.2.1 总线的构成和信号类型
I2C总线由数据总线SDA和时钟总线SCL构成的串行总线，实现发送和接受数据。在微控制器于被控制IC之间，IC于IC之间进行双向的数据传送，最高传送速率100Kbps。连接在总线上的被控制电路，就像电话一样，只有拨通各自号码才能工作，
10
2