基于NIOS II的IC总线接口设计
2
图4-4
4.3 定义Nios II
工程配置好后，接下来用Quartus Ⅱ的SOPC Builder定义Nios Ⅱ。 在QuartusⅡ 9.0中，点击工具栏中右侧的SOPC Builder组件的图标
，或者单击
菜单“Tools->SOPC Builder…”，打开SOPC Builder工具箱。下图是添加完整组件的SOPC Builder配置：
21
基于NIOS II的IC总线接口设计
2
图4-5 SOPC配置
下面详细介绍各个组件添加步骤：
进入SOPC构建界面，首先定义系统的名字，将其定义为kernel,选定为Verilog语言。在工具的左侧可以选择为系统定义的内核，在此我们需要构建一个最小系统，包括内核CPU，EPCS，SDRAM，JATG UART以及两个PIO口用来实现I2C总线通信。
4.3.1 加入Nios II CPU CORE
双击左侧选择组件栏中的NiosⅡ Processor，弹出配置对话框。NIOS Ⅱ有三 种内核，经济型，快速型和标准型内核。在此添加快速型内核才能满足工程的正常运行。
22
基于NIOS II的IC总线接口设计
2
图4-6 Nios II内核选择
Nios Ⅱ处理器系列包括三种内核快速（Nios Ⅱ/f）、标准（Nios Ⅱ/s）和经济型（Nios Ⅱ/e）,每一个型号都针对价格和性能范围进行了优化。所有这些内核共享32位指令集系统，与二进制代码100%兼容。
这里使用快速型，复位向量Reset Vector选择EPCS,EPCS是串行FLASH，内部存储掉电不丢失，用于存储源代码。上电后从EPCS中读取代码放入SDRAM中运行。异步向量Exception Vector选择SDRAM，当程序异常时，从SDRAM中读取代码。
在第四标签页JTAG Debug Module中，有四种JTAG调试的模式，选择第一种调试模式，如下图所示，之后点击Finish完成CPU的定制。
23
基于NIOS II的IC总线接口设计
2
图4-7 调试模式
4.3.2 加入EPCS和SDRAM
在Memories and Memory Controllers下选择添加EPCS和SDRAM。如图所示。
图4-8 EPCS设置
在选择SDRAM Controller，在这里使用的是16位总线的SDRAM如图配置。
24
基于NIOS II的IC总线接口设计
2
图4-9 SDRAM设置
4.3.3 System ID Peripheral
添加System ID Peripheral，System ID是唯一的，可以通过上面的数值验证Quartus Ⅱ和Nios Ⅱ是一一对应的。
图4-10 System ID设置
4.3.4 加入JTAG UART组件
双击左侧选择组件栏中interface Protocols->Serial->JTAG UART。选用所有的默认设置，点击“Finish”完成添加，如下图所示：
25