武汉理工大学《数字电子技术》课程设计说明书
2 方案设计与论证
2.1 振荡器
方案一：
振荡器的频率越高，计时精度越高。通常选用石英晶体构成振荡器电路（如图2）。石英晶体振荡器的作用是产生时间标准信号，因此一般采用石英晶体振荡器经过分频得到这一时间脉冲。
图2 石英晶体振荡器 如果精度要求不高也可以采用由集成逻辑门与R、C组成的时钟源振荡器或由集成电路定时器555与R、C组成的多谐振荡器。 方案二:
定时器555与RC组成的多谐振荡器作为时间标准信号源。
4
武汉理工大学《数字电子技术》课程设计说明书
图3 555振荡器 综上分析，选择方案二，用555组成的脉冲产生电路作为信号源，他工作稳定而且误差较小，在本次课设中可以较好的满足要求。
2.2 分频器
分频器的功能主要有两个：一是产生标准脉冲信号二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500KHz的低音频信号等。因此，可以选用3片我们较熟悉的中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即每1片Q0端输出频率为500Hz,每2片Q3输出为10Hz，每3片的Q3端输出1Hz。
2.3 时分秒计数器
一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74LS90，其内部逻辑框图如图4所示。该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。
5
武汉理工大学《数字电子技术》课程设计说明书
图4 74LS90内部逻辑图
秒个位计数单元为10进制计数器，无需进制转换，只需将Ｑ0与ＣＰ1（下降沿有效）相连即可。ＣＰ0（下降沿有效）与1Hz秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰ0相连。
秒十位计数单元为6进制计数器，需要进制转换,可以利用74LS90的有两个清零端的特点，在不用门电路的情况下实现10进制转6进制，具体电路见下面设计图。 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同。 时计数单元电路是一个“24翻1”的特殊进制计数器，即当数字钟运行到23时59分59秒，秒的个位计数器再输入一个脉冲时，数字钟应自动显示00时00分00秒，实现日常生活习惯用的计时规律。
2.4 校时电路
方案一：
通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图5所示
6
武汉理工大学《数字电子技术》课程设计说明书
为所设计的校时电路。
图5校时电路1
方案二：
校时电路是有与非构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产
生抖动，接电容C1、C2可以缓解抖动。
图6 校时电路2
7
武汉理工大学《数字电子技术》课程设计说明书
2.5 定时控制电路
方案一：
例 要求上午7时59分发出闹时信号，持续时间1分钟。
解 7时59分对应数字钟的时个位计数器的状态为(Q3Q2Q1Q0)H1=0111,分十位计数器的状态为（Q3Q2Q1Q0M2=0101，分个位计数器的状态为（Q3Q2Q1Q0M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。所以闹时控制信号Z的表达式为 Z?（Q2Q1Q0）H1*（Q2Q0)M2*M （1.1）
式中，M为上午的信号输出，要求M=1。
如果有与非门实现式（1.1）所表示的逻辑功能，则可以将Z进行布尔代数变换，即 Z?(Q2Q1Q0)H1*M*(Q2Q0)M2*(Q3Q0)M1 （1.2）
实现上式的逻辑电路如图6所示，其中74LS20位四输入2与非门，74LS03为集电极开路（OC门）的2输入4与非门，因OC门的输出端可以进行“线与”,使用时在它们的输出端与电源+5V端之间应接一电阻Rp,Rp的值通过计算，取RL=3.3k欧姆。如果控制1kHz高音和驱动音响电路的两级与非也采用OC门，则Pp的值应重新计算。
图7 闹时电路 方案二
8