接寻址的前提下，指令字中操作码占多少位，直接寻址的最大范围是多少？（8位，512K）
20、设计算机的存储器为128K×16位，cache容量为1KW（KW，千字），每块16字。cache字地址有多少位？（10位）cache中可装入多少块数据。（64块）
四、64K×1位双译码结构存储芯片的存储体阵列的行数和列数是多少？（256，256）。若使用的存储芯片为动态RAM，设该存储器的刷新一行的时间是0.5μs，该存储器的在一个刷新周期中实际刷新时间是多少？（256*0。5=128 μs）。刷新周期为8MS，采用分散式刷新时每间隔多少时间刷新一行？（8/256*1000=312μs）
五、设ADD R1，R0的操作码为0100，根据指令流程图和微操作序列，按下列微指令格式，设计出微代码，填到控制存储器的表格里，并将每条微指令地址标在指令流程图上。微指令24位，其中顺序字段μA3μA2μA1μA0为下微地址，P1、P2为测试字段，P1=1表示按指令操作码进行微地址转移，P2这里取0。要求：取指微指令从0000连续存放，本条机器指令的解释微指令也连续存放。
微地址 微指令 μA3~μA0 PCi PCo ARi R/W DRi DRo IRi IRo R0iR0oR1iR1o xi yi ALo＋ －G P1P2 μA3~μA0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0110 0001 0000 0000 0000 0000 0000 0000 0110 0000 0000 0000 0000 0000 0000 0001 0100 1000 0000 0000 0000 0100 1000 0011 0100 0000 0110 0100 0100 0000 0001 0010 0011 0101 0110 0000 存储器设计
[1]有一个1024K×32位的存储器，由128 K×8位的DRAM芯片组成。问：
（1） 总共需要多少DRAM芯片？ （2）此存储体组成框图。
（3）采用异步刷新方式，如果单元刷新间隔不超过8 mS，则刷新周期（一行）是多少？ 解：
（1）需要(1024K/128K) ×(32/8)=8(组)×4(片堆叠)=32(片) （2）存储器组成框图
A19 A18 A17 3-8 译 码 器 Y7(111) 。。。。。。 Y2(010) Y1(001) Y0(000)
。。。。。。 CS CS CS CS 128K×8 128K×8 128K×8 128K×8 （2）
（3） 新周期即单芯片刷新时间间隔
128K=27×210=217=28×29=256(行) ×512(列) 刷新周期=8mS/256=8000μS/256=31.25μS
[2] 某计算机中,已知配有一个地址空间为0000H~3FFFH的ROM区域采用16K×8的 EPROM。现在再用一种 SRAM芯片(8K×8)形成32K×16的RAM区域,起始地址为8000H. 假设 RAM芯片有片选
CS和WE信号控制, CPU的地址总线为 A15-A0,数据总线为 D15-D0,控制信号为 R/W(读/写), MREQ (访存),要求:
(1) 画出地址译码方案.
(2) 将 ROM与RAM同CPU连接.
解:
ROM区地址范围0000—3FFFH 片内地址需要 14根地址线. A0~A13
构成ROM需要的EPROM= （16K/16K ）×（16/8）=1（组字扩展）×2（片字扩展）
构成RAM需要的SRAM=(32K/8K) ×(16/16)=5(组字扩展) ×1(片位扩展) 片内地址需要A0~A12 13根地址线
将CPU的A0~A12并接到每个芯片的片内地址A0~A12，用CPU的高3位地址A13~A15
进行地址译码作为每个存储芯片的片选，由于A13是ROM的地址重复参加译码产生Y0，Y1两个译码输出，故用一与门，这样无论A13=0还是A13=1，都会选中同一片ROM。整个地址分配如下： 地址 存储器 对应的译码 0000—3FFF ROM Y0，Y1 （000，001） 4000—7FFF 空 8000—9FFF RAM1 Y4（100） A000—BFFF RAM2 Y5（101） C000—DFFF RAM3 Y6（110） E000—FFFF RAM4 Y7（111） A15 A14 A13 A12 ~ 3-8 译 码 器 C B A Y7(111) Y6(110) Y5(101) Y4(100) Y3(011) Y2(010) Y1(001) Y0(000) CS 8000H~ 9FFFH A000H~ BFFFH C000H~ DFFFH E000H~ FFFFH
CS 8K×16 R/W CS 8K×16 R/W CS 8K×16 R/W CS 8K×16 R/W 16K×8 0000H～ 3FFFH １６位数据总线
四、微程序控制器
[1]已知某机采用微程序控制方式，控制存储器容量为512*48位，微程序在整个控存中实现转移，
控制微程序转移的条件共4个，微指令采用水平格式，后继微指令地址采用断定方式。请问： （1） 微指令的三个字段分别应是多少？
（2） 画出这种微指令格式的微程序控制器逻辑图。
[解] （1）控存容量512 *48 =29*48 故微地址有9位 下地址字段为9位，控制转移条件4个，占用测试字段4位，控制字段为48-9-4=35位。
35位 4位 9位 控制字段 测试字段 下地址字段