图2.21乘法器的18位工作模式
图2.22 乘法器的9位工作模式
Quartus II软件通过宏功能模块（Mega function）的MegaWizard Plug-In Manager对乘法器的工作模式和参数进行配置。Altera提供了使用乘法器的两种方法：例化和推断。这两种方法都是通过对1pm_mult（相乘）、altmult_add（乘加）、altmult_accum（相乘累加）等三个宏功能模块的调用来实现的。 8、IOE的结构及特性
Cyclone II系列FPGA支持多种单端I/O标准，这些标准包括LVTTL、LVCMOS、SSTL-2、SSTL-18、HSTL-18、HSTL-15、PCI和PCI-X。
当FPGA与其他高级存储器件如双倍数据速率存储器（DDR和DDR2）、SDRAM和QDRIISRAM等器件一起工作时，单端I/O标准是关键因素。表2.10列出了Cyclone II器件支持的单端I/O标准及其目标性能。
表2.10 Cyclone II器件支持的单端I/O标准及其目标性能 I/O标准 目标性能/MHz 典型应用 3.3V/2.5V/1.8V LVTTL 167 通用 3.3V/2.5V/1.8V/1.5V LVCMOS 167 通用 3.3V PCI 66 个人电脑（PC），嵌入式应用 3.3V PCI-X 100 PC，嵌入式应用 2.5V/1.8V SSTL Class I 167 存储器 2.5V/1.8V SSTL Class II 133/125 存储器 1.8V/1.5V HSTL Class I 167 存储器 1.8V/1.5V HSTL Class II 100 存储器 与单端I/O标准相比，Cyclone II器件的差分信号能提供更好的噪声容限，产生的电磁干扰（EMI）更低，功耗也更低。表2.11列出了Cyclone II器件支持的差分I/O标准及其目标性能。
表2.11 Cyclone II器件支持的差分I/O标准及其目标性能 I/O标准 目标性能 典型应用 LVDS 接收端805Mb/s，发送端622Mb/s 芯片到芯片接口应用，背板驱动 Mini-LVDS 170Mb/s 通用 RSDS 170Mb/s 通用 LVPECL 150MHz 只用于时钟输入 差分HSTL 167MHz 存储器 差分SSTL 167MHz 存储器 图2.23所示为Cyclone II系列FPGA器件的LVDS接口，图2.24所示为Cyclone II系列FGPA的RSDS和mini-LVDS接口。
图2.23 Cyclone II系列FPGA器件的LVDS接口
图2.24 Cyclone II系列FGPA的RSDS和mini-LVDS接口。
在FPGA市场上，Cyclone II器件扩展了FPGA在低成本、大批量领域中的应用。FPGA如今不再仅限于外围应用，也可以在系统中执行很多关键性的处理任务。随着FPGA越来越多地应用于系统的数据路径，当系统存储需求超过片内丰富的存储器资源时，FPGA必须具有与外部存储器件连接的接口。
Altera通过和业界领先的存储器供应商合作，确保了用户能够将最新的存储器器件连接至Cyclone II系列FPGA。Cyclone II器件被设计成为能够通过一个专用的接口与各种标准的存储器进行通信，保证快速可靠的数据传输，传输速率最高达到668Mb/s。
表2.12总结了Cyclone II器件支持的外部存储器接口。
表2.12 Cyclone II器件支持的外部存储器接口 存储技术 I/O标准 最大总 最大时钟 最大数据 线宽速度/MHz 速率/（Mb/s） /bit SDR SDRAM 3.3V LVTTL 72 167 167 DDR SDRAM DDR2 SDRAM QDR II SRAM 2.5V SSTL Class I，II 72 1.8V SSTL Class I，II 72 1.8V HSTL，Class I，36 III 167 167 167 334 334 668