01D0D1YD2D3WD4D574LS151D6D7ABCGYCBA
（4）化为
Y?(A'B'C')D?(A'BC')D'?(A'BC')D?(AB'C')D'?(AB'C)D'?(ABC')D
?(A'B'C')D?(A'B'C)0?(A'BC')1?(A'BC)0?(AB'C')D'?(AB'C)D'?(ABC')D?(ABC)0将式子与选择器式子对照可知，只要令数据选择器74LS151的输入C=A，B=B，A=C，D2=1，D1=D3=D7=0，D0=D6=D，D4=D5=D’，则其输出Y就是所求的逻辑函数Y。电路的接法如图所示。
D01D0D1YD2D3WD4D574LS151D6D7ABCGYCBA
12. 用3线-8线译码器74HC138和必要的门电路实现下列逻辑函数。 （1）Y(A,B,C)?A?C?AB
（2）Y(A,B,C)?AC?A?B?BC? （3）Y(A,B,C)??m(1,3,5,7) ?Y1(A,B,C)?A?B?B?C?（4）?Y2(A,B,C)?ABC??B?C?
?Y(A,B,C)?A?BC?AB?C??3解：（1）
Y?A'C?AB?A'B'C?A'BC?ABC?ABC'?m1?m3?m6?m7?(m1'm3'm6'm7')'
CBAABCY010Y1Y274HC138Y3Y4G1Y5Y6G2AY7G2BY
（2）Y?AC?A'B?BC'?m2?m3?m5?m6?m7?(m2'm3'm5'm6'm7')'
CBAABCY010Y1Y274HC138Y3Y4G1Y5Y6G2AY7G2BY
（3）Y?m1?m3?m5?m7?(m1'm3'm5'm7')'
CBAABCY010Y1Y274HC138Y3Y4G1Y5Y6G2AY7G2BY
（4） Y1?A'B?B'C?m1?m2?m3?m5?(m1'm2'm3'm5')' Y2?ABC'?B'C'?m0?m4?m6?(m0'm4'm6')' Y3?A'BC?AB'C'?m3?m4?(m3'm4')'
CBAABCY010Y1Y274HC138Y3Y4G1Y5Y6G2AY7G2BY1Y2Y3
13. 试用两个4位数值比较器74LS85组成3个二进制数A（a3a2a1a0）、B（b3b2b1b0）、C（c3c2c1c0）的比较电路。要求能够判断3个数是否相等、A是否最大？A是否最小，并分别给出三个相等、A最大、A最小的输出信号。可以附加必要的门电路。
解：三个相等、A最大、A最小的输出信号分别为G、L、M，高电平有效。组成的比较电路如图所示。
LGMa3b3a2b2a1b1a0b01015113141211109432FA?BA3FA?BB3A2FA?BB2A1B174LS85A0B0IA?BIA?BIA?B567a3c3a2c2a1c1a0c01015113141211109432FA?BA3FA?BB3A2FA?BB2A1B174LS85A0B0IA?BIA?BIA?B567
14. 画出用显示译码器74LS47驱动发光二极管七段数码管的电路连接图，要求：一共有6个数码管，小数点前有3位，小数点后有3位。
解：驱动电路连接图如图
a...g74LS47RBIa...g74LS47a...g。a...g74LS47a...g74LS47a...g74LS4774LS47。RBO。RBI。RBO。RBI。RBO。RBI。RBO。RBI。RBO。RBI。RBO。11
15. 判断下列各式是否存在竞争冒险？ （1）Y?AB?A?C
（2）Y?AB?A?B??A?C （3）Y?A?B?AC?B?C? 解：（1）当B=C=1时，原式变成Y=A+A’，所以存在竞争冒险 （2）当B=C=1时，原式变成Y=A+A’, 所以存在竞争冒险 (3)当B=C=1时，原式变成Y=A’+A, 所以存在竞争冒险
16. 试编写出用半加器构成全加器的VHDL语言程序。
第五章第五章正文中
5-2 表达式 JK触发器的特性方程 好像写错了。
习 题
一、填空题
1. 1个触发器可以记忆1位二进制信息，l位二进制信息有0和1两种状态。 2. 触发器功能的表示方法有特性表、特性方程 和状态转换图。 3. JK触发器的特性方程是Qn?1?JQn?K?Qn。
4. 主从JK触发器克服了同步JK触发器的空翻问题，但其本身存在一次变化问题。
5. 触发器在输入信号发生变化前的状态称为 现态 ，用Q表示，而输入信号发生变化后触发器所进入的状态称为 次态 ，用Qn?1n表示。
6. 按逻辑功能来划分，触发器还可以分为RS触发器、 JK 触发器、 D 触发器和T触发器等四种类型。
7. 维持阻塞D触发器是在时钟信号CLK的上升沿触发，其特性方程为Q 8. n个触发器可以记忆2n种不同的状态。
9.T触发器的特征方程是Qn?1n当CLK有效时，若T=0，则T触发器的输出状态为Q。 ?T?Qn。
n?1?D。
10. 当CLK无效时，D触发器的状态为Qn；当CLK有效时，D触发器的状态为D。
二、分析与设计题
1. 画出题图5.1所示由与非门组成的基本触发器输出端Q、Q?的电压波形，输入端S?、R?的电压波形如图中所示。
S?G1QS?G20R?Q?tR?0t
题图5.1
S?0R?0Qtt0t解：电压波形如图
2. 画出题图5.2所示由或非门组成的基本触发器输出端Q、Q?的电压波形，输入端R、S的电
G1R0t压波形如图中所示。
QRG2SQ?0S0tt
题图5.2
R0S0Qtt0Q’t0解：电压波形如图
3. 在题图5.3所示的电路中，若CLK、R、S的电压波形如图中所示，试画出输出端Q、Q?所
t