11JC11KQ01JC11KQ1CLK0t?Q0Q1?CLK
题图5.11
CLK0Q0ttt0Q10解：电压波形如图
13. 已知D触发器如题图5.12所示，请将其转换为JK触发器。 解：Qn?1?JQn'?K'Qn?D，将其转换为JK触发器如图
KDJ1DC1QQ?CLK
14. 已知D触发器如题图5.13所示，请将其转换为T触发器。
D1DC1QQ?D1DC1QQ?CLKCLK
题图5.12 题图5.13
DT
1DC1QQ?CLK 解：Qn?1?T?Q?D，将其转换为T触发器如图
n
15. 用VHDL语言描述RS触发器的逻辑功能，并完成编译和波形仿真。 第六章
习 题
一、填空题
1. 寄存器可以分为基本寄存器和移位寄存器两种。
2. 74LS161是具有同步置数、异步清零、保持和计数4种功能。 3. 时序逻辑电路输出信号的特点可以分为Mealy型和Moore型。
4. 计数器按内部触发器是否同时翻转可以分为同步计数器和异步计数器。
5. 计数器按计数增减趋势不同 可以分为加法计数器、减法计数器和可逆计数器。 6. 用n个D触发器构成的环形计数器，其有效循环中状态数为n个。 7. 用n个D触发器构成的扭环形计数器，其有效循环中状态数为2n个。 8. 用4位二进制加法计数器计数，最多可以计15个脉冲信号。
9. 要使8位代码全部串行移入8位寄存器中，需要串行输入8个移位脉冲。 10. 4位同步并行输入寄存器输入一个新的4位数据需要1个移位脉冲信号。
二、分析与设计题
1. 分析题图6.1所示时序逻辑电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出状态转换图，说明能否自启动。
FF11JC11KCLKQ1Q1?FF21JC11KQ2?Q2FF31JC11K?Q3Q3?Q3Y
题图6.1
J1?K1?Q3n'解：该电路为同步时序逻辑电路，驱动方程为J2?K2?Q1nK3?Q3n
nJ3?Q1nQ2特性方程为Qn?1?JQn'?K'Qn
nnnnQ1n?1?J1Q1'?K1'Q1?Q3n'Q1'?Q3nQ1状态方程为Q2n?1nnnnn?J2Qn2'?K2'Q2?Q1Q2'?Q1'Q2
nnnnnnnQ3n?1?J3Q3'?K3'Q3?Q1nQ2Q3'?Q3n'Q3?Q1nQ2Q3'输出方程为Y?Q3n
状态转换表为
现 态 nQ3n Q2 Q1n 次 态 Q3n?1 Q2n?1 Q1n?1 输 出 Y 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 画出状态转换图如图
Q3Q2Q11 0 1 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 1 1 100/1000/0/1/Y001/0111011/0101/1010/0/1110
能自启动。
2. 分析题图6.2所示时序逻辑电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出状态转换图，说明能否自启动。
FF11Q11FF21JC11KQ21FF31JC11KQ31JC11KQ1?CLK?Q2?Q3?Q3
题图6.2
J1?K1?1解：该电路为异步时序逻辑电路，驱动方程为J2?K2?1
J3?K3?1特性方程为Qn?1?JQn'?K'Qn，三个触发器均为下降沿触发的器件，实现翻转功能
nQ1n?1?Q1'状态方程为Q2n?1?Qn2'
nQ3n?1?Q3'由于该电路无输出端，故无输出方程画出状态转换图如图
000001010011Q3Q2Q1/Y111110101100
能自启动。
3. 画出题图6.3所示时序逻辑电路的状态转换表和状态转换图，并分别说明A=0和A=1时电路的逻辑功能。
FF1A1JC11KCLKQ1Q1?FF21JC11KQ2?Q2
题图6.3
解：该电路时同步时序逻辑电路，下降沿触发。驱动方程为
J1?AJ2?AQn1nK1?(AQ2')'K2?Qn1
特性方程为Qn?1?JQn'?K'Qn 状态方程为
nnnnnnnQ1n?1?J1Q1'?K1'Q1?AQ1'?AQ2'Q1?AQ1'?AQ2'Qn?12?J2Q'?K2'Q?AQQ'?Q'Qn2n2n1n2n1n2
状态转换表为
现 态 次 态 Q2n?1 Q1n?1 A Q2n Q1n 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 画出状态转换图如图
0 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0111Q2Q10001Q2Q11000A=011A=110
A=0时是不能自启动的1进制计数器；A=1时是能自启动的三进制计数器。
4. 分析题图6.4所示的计数器在X=0和X=1时分别为几进制计数器。
XABC DENPCO74LS161ENTLOADCLRCLKQAQBQCQD1CLKC1
题图6.4
解：该计数器利用置数法实现N进制。当X=0时，DCBA为0010，当计数到1010时符合置数条件，将同步置数为0010，所以计数范围为0010-1010，为9进制计数器。
当X=1时，DCBA为1000，当计数到1010时符合置数条件，将同步置数为1000，所以计数范围为1000-1010，为3进制计数器。
5. 分析题图6.5所示的计数器为几进制计数器。 解： 由于CP2与Q1相连，同时计数脉冲从从CP1输入、从QD输出。则得到十进制计数器。Q4Q3Q2Q1
从0000开始计数时，此时R01?R02=0且S91?S92=0时，计数器在输入计数脉冲的下降沿进行计数。当计
数到1000时，即R01?R02=1且S91?S92=0时，计数器被异步置0。所以计数范围为0000-0111，为8进制计数器。
6. 用双向移位寄存器74LS194和必要的门电路构成十二进制加法计数器。 解：M=12时，n=6，用两片74LS194构成妞环形计数器实现。
D1AD2BD3CD4DSL74LS194SRS0S1CLRCLKQAQAQBQBQCQCQDQD01111S11CLKSL1D11D21D31D411ABCDSL74LS194SRS0S1CLRCLKQAQBQCQD
7. 用JK触发器和必要的门电路构成同步十一进制加法计数器。