打包框图如下：
同理有控制6位地址总线PCBUS的三态缓冲器：
打包框图如下：
（7）、最重要的部分ALU设计如下：
由于此模块本实验中没有要求，自行设计，内部逻辑不作要求，故按如下设计： 由一个八与门电路和并行加法器连入一个16位输入的数据选择器，在受到SEL和GN控制时分别选择and8或者并行加法器得到的结果并送到AC的输入端
打包后得框图如下：
分析：其中八输入与门为下图：
并行加法器的电路为下图：
十六位数据选择器的电路为下图：
（8）、简单CPU数据通路设计：
首先调整版面大小，器件位置；然后设计地址引脚、数据引脚、8位内部总线，加入数据引脚到内部总线的缓冲器；最后连接各器件之间以及到内部总线的线路，设计并标注各控制信号（修改名称后即是cou8为AC；reg6为AR；cou6为PC；reg8为DR；reg2为IR）
最后得到简单CPU设计数据通路如下：
到此为止基本上完成实验，非常简单的CPU数据通路已经设计完毕 接下来进行波形仿真，仿真波形如下图所示：
分析：从图中可以看出当PC输入为100011时AR的输出也为10011，即该CPU实现了PC到AR的功能。CPU功能验证完毕！
实验结论：
整体来看，非常简单CPU的设计基本完工，但是有些地方不够完善，所以还没能够实现所有的功能。（比如没有memory的设计，无法在平台的实验箱上下载运行观察CPU的运行过程）
实验感想：
1.本次实验是在对非常简单CPU的设计的理解上完成的，其中运用到了很多数字电路方面的知识，所以这对知识的融会贯通很有好处。 2.设计该非常简单CPU时比较难的地方就是ALU部分，这里用到了并行加法器，数据选择器和门电路的等，由于在EDA实验时在这方面已经做了相关的实验，所以在实验时还算过得去，但是仍有部分地方的设计有所生疏，并不是很顺畅，看得加强这方面的训练才能顺利完成实验。
总之，通过这次实验后对非常简单的CPU有了更加深刻的了解，上次实验通过模拟形象的了解了非常简单的CPU的运行过程，而通过这次实验亲自设计了非常简单CPU的数据通路，对CPU的设计也有了一定的了解，虽然CPU的设计比较复杂，但是掌握基础的设计还是必要的，这样才会在以后的学习中游刃有余。