电子设计工程师认证课程
3.7 A/D模数转换模块
3.7.1 设计目的及任务
设计任务：设计一个多通道的AD模数转换电路及其外围电路 功能指标：
? 分辩率：8位或以上 ? 采样精度：± 1LSB
? 信号输入通道数：8 个或以上 模 拟 输 入 通 道 ? 接口形式：串行或并行数据总线 ? 转换时间：单通道不小于100μ S ? 电源电压：单电压5V ? 模拟输入电压范围：0～2.5V。
设计要求：所设计的AD模数转换电路应满足EDP实验仪系统设计要求，并能与整个系统有效结合。
以下是模数转换、参数原理以及采用ADC0809和TLC1543 AD芯片的设计范例及其相应电路的讲解，仅供参考。
3.7.2 A/D转换器的基本参数和指标
1．分辩率(Resolution) 或转换灵敏度
指数字量变化一个最小量时模拟信号的变化量，定义为满刻度与2n的比值。假设一个A/D转换器的模拟输入电压的范围是-V~+V，转换位数是n，即有2n 个量化电平，则分辩率(Resolution) 或转换灵敏度为
△V=2V/2n
在同样的输入电压的时，A/D转换器的位数越高，则它的分辨率或转换灵敏度越高。
2. 转换速率(Conversion Rate)和采样时间
是指完成一次从模拟转换到数字的A/D转换所需的时间的倒数。积分型A/D的转换时间是毫秒级属低速A/D，逐次比较型A/D是微秒级属中速A/D，全并行/串并行型A/D可达到纳秒级。采样时间则是另外一个概念，是指两次转换的间隔。为了保证转换的正确完成，采样速率(Sample Rate)必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位是ksps和Msps，表示每秒采样千/百万次（kilo / Million Samples per Second）。
3. 量化误差(Quantizing Error) 或有效转换位数（ENOB）
由于A/D的工作原理决定A/D数值转换不能做到完全线性，必然会因有限分辩率而引起误差，即有限分辩率A/D的阶梯状转移特性曲线与无限分辩率A/D（理想A/D）的转移特性曲线（直线）之间的最大偏差。通常是1个或半个最小数字量的模拟变化量，表示为1LSB、1/2LSB。它可以表征A/D转换器的精度。
4. 线性度(Linearity) 或非线性误差
指A/D转换器的实际特性转移函数与理想直线的最大偏移，它是由A/D转换器本身的电路结构和制造工艺等原因造成的。
其他指标还有：绝对精度(Absolute Accuracy) ，相对精度(Relative Accuracy)，微分非线性，单
36
电子设计工程师认证课程
调性和无错码，总谐波失真（Total Harmonic Distotortion缩写THD）和积分非线性。
5.A/D转换器的选择
A/D转换器的选择包括以下几个方面：
? 转换分辨率、速度以及精度，这是A/D转换器的基本参数。
? 模拟量的输入通道数，可以根据现场的实际来选择单通道或多通道A/D转换器。
? 与微处理器的数据接口，有并行或者串行总线之分。串行的有SPI、I2C等协议的，但转
换速率一般小于并行AD.
? 模拟量输入，包括差分还是单端输入以及输入电平范围等。 3.7.3 12位11路串行 A/D转换器TLC1543 1. 芯片引脚定义及说明
TLC1543是TI公司的多通道、低价格的CMOS 10位开关电容逐次A/D逼近模数转换器。采用串行通信接口，具有输入通道多、性价比高、易于和单片机接口的特点，芯片内部有一个14通道多路选择器可选择11个模拟输入通道或3个内部自测电压中的任意一个进行测试，可广泛应用于各种数据采集系统。主要技术指标如下：
分辩率：10位
总 的 不 可 调 整 误 差 ：± 1LSB Max 信号输入：11 个 模 拟 输 入 通 道 内置采 样 与 保 持电路 3 路 内 置 自 测 试 方 式 接口形式：SPI串行数据总线 转换时间：典型最大10μ S 电源电压：单电源5V
TLC1543采用20脚DIP封装，引脚排列如图4-9-3所示。各管脚功能说明如下： A0 ～ A10：11路模拟信号输入端， 模 拟 信 号 输 入 由 内 部 多 路 器 选 择 REF+：基准电压正（通常为VCC或采用基准电压） REF-：基准电压负端（通常为地）
/CS：片选端，/CS端的一个下降沿变化将复位内部计数器同时控制和使能ADDRESS、I/O CLOCK
和DATA OUT。
ADDRESS：串行数据输入端，是一个4位的串行地址，用来选择下一个即将被转换的模拟输入
或测试电压。
DATA OUT：A/D转换结束后三态串行数据输出端。 I/O CLOCK：为数据输入/输出提供同步时钟。
EOC：转 换 结 束 端 。 在 第 十 个 I/O CLOCK 该 输 出 端 从 逻 辑 高 电 平 变 为
低 电 平并 保 持 低 直 到 转 换 完 成 及 数 据 准 备 传输。
37
电子设计工程师认证课程
A0A1A2A3A4A5A6A7A8GND123 4556575859510520191817516VCCEOCI/O CLKADDRESSDATA OUT515CS5REF+145135125115 A11A9REF-_图3.44：TLC1543的引脚排列
2.设计内容
? 试验仪AD转换模块TLC1543接口定义
试验仪AD转换模块TLC1543接口定义见图3.45。
VCC VCC TLC1543A/D转换器模块 VCC Data out GND VCC /CS GND Address I/O CLK A1-IN1 A2-IN2 A3-IN3 A4-IN4 GND GND
注：A1-IN1指TLC1543的A1模拟输入通道，其它类推。
? AD转换模块原理图及其说明
TLC1543 A/D转换模块的电原理图见图4-9-7。TLC1543的三个控制输入端CS、I/O CLOCK、ADDRESS和一个数据输出端DATA OUT遵循串行外设接口SPI协议，要求微处理器具有SPI接口。由于试验仪的STC89C58RD+单片机没有SPI接口，需通过软件模拟SPI协议以便和TLC1543接口。芯片的三个输入端和一个输出端与单片机的I/O口可直接连接。
TLC1543的基准由TL431提供标准2.5V电压。如基准电压不准，可调节WR1电位器。
38
电子设计工程师认证课程
图3.46：TLC1543 A/D转换模块的电原理图
软件设计中，应注意区分TLC1543的11个模拟输入通道和3个内部测试电压地址。表1为模拟通道和内部电压测试地址。程序软件编写应注意TLC1543通道地址必须为写入字节的高四位，而CPU读入的数据是芯片上次A/D转换完成的数据。
模拟输入通道选择 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 内部测试电压选择 (Vref++ Vref-)/2_ Vref- Vref+
39
输入寄存器地址（2进制） 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 输入地址 1011 1100 1101 输出结果(16进制) 200 000 3ff 注：Vref+为加到TLC1543 REF+端的电压，Vref-是加到REF-端的电压 电子设计工程师认证课程
TLC1543 AD转换器软件设计方法
TLC1543工作时序如图3.47所示，其工作过程分为两个周期：访问周期和采样周期。工作时CS必须置低电平，CS为电高平时，I/O CLOCK、ADDRESS被禁止，同时DATA OUT为高阻状态。当CPU使CS变低时，TLC1543开始数据
CS I/O 101234567891 CLOCK ??·ê?ü?úAé?2ù?ü?úB 高阻状态 DATA A9A8A7A6A5A4A3A2A1A0B9 OUT MSB LSB?′é?×a?êy?Y ADDRESS B3 B2 B1 B0 MSB LSB EOC 移入8位输入数据，同时 转换，I/O CLOCK、ADDRESS移出前次转换结果使能，DATA OUT 脱离高阻状态。随后，CPU向端提供4位通道A/DADDRESSa?时×aê??aê??地址，控制14个模拟通道选择器从11个外部模拟输入和3个内部自测电压中选通1路送到采样保持电路。同时，I/O CLOCK端输入时钟时序，CPU从DATA OUT 端接收前一次A/D转换结果。I/O CLOCK从CPU 接受10时钟长度的时钟序列。前4个时钟用图3.47：TLC1543工作时序 4位地址从ADDRESS端装载地址寄存器，选择所需的模拟通道，后6个时钟对模拟输入的采样提供控制时序。模拟输入的采样起始于第4个I/O CLOCK的下降沿，而采样一直持续6个I/O CLOCK周期，并一直保持到第10个I/O CLOCK的下降沿。转换过程中，CS的下降沿使DATA OUT引脚脱离高阻状态并起动一次I/O CLOCK的工作过程。CS的上升沿终止这个过程并在规定的延迟时间内使DATA OUT引脚返回到高阻状态，经过两个系统时钟周期后禁止I/O CLOCK和ADDRESS端。
TLC1543 SPI接口软件设计流程见图3.48。
40