武汉理工大学《专业综合》课程设计说明书
四位二进制同步计数器级联构成[4],各片的异步清除端连在一起并由单片机P1.2脚控制。计数脉冲CP来自A/D 转换模块。当计数器计满时,由其进位信号向单片机INT0申请中断。该存储器对A/D转换器而言是只有写入操作,用于存储 A/D转换器的转换数据,而对单片机而言只有读操作,即单片机只能读取其中的数据而不能改写其中的数据。
A/D 转换模块是本系统的核心部分。其原理框图如图3所示。
图3 A/ D转换模块原理框图
图中A/D 板是以高速 D/A 转换器 DAC0800为核心,加上其他电路,采用逐次逼近法构成的 8 位A/D 转换器,其构成框图如图4所示。
图4 A/D 转换时序图
7
武汉理工大学《专业综合》课程设计说明书
在启动信号START的下降沿,A/D转换开始,同时使BUSY信号为低电平,表明正在进行转换。如在A/D 转换过程中又按收到新的启动信号,则重新开始转换。转换完成时,BUSY变为高电平; OE是三态锁存器的输出允许控制线,当其为低电平时,允许转换数据输出。该A/D 转换器要求输入的模拟信号电压范围为0～5V,完成一次A/D 转换时间为1.2 s。为了保证在A/D 转换进行被转换信号幅度保持稳定,将被转换信号经采样保持器 SHC5320处理后再送到A/D 转换器的模拟信号转入端。SHC5320是高速采样/保持器,其采样时间小于1.5 s,基本能满足A/D 转换速度的要求。由于其采样/保持控制端是高电平保持、低电平采样,故使用中将A/D板的BUSY信号反相后接到该控制端,以保证在A/D为了能将每一次A/D 转换的结果快速存于存储器并同时启动下一次 A/D 转换,特利用BUSY信号的上升沿(表示一次A/D 转换已结束)去触发单稳态触发器 1,该触发器的反相输出端Q1接至 A/D 板的OE端以将转换数据送至存储器的数据线上,同时作为存储器的写控制信号WR,将转换数据写入当前的存储单元中。再用Q1的后沿(上升沿) 触发单稳触发器 2,其反相输出Q2一方面接到START以启动下次转换,另一方面接计数器的计数输入端 CP,使计数器输出加 1 以指向下一存储单元,为存放下一转换数据做准备。图中 P1.1是来自单片机的控制线,用于控制启动第一次A/D 转换和停止转换。上述的工作时序关系如图4所示。从时序图可见,本系统在单片机控制启动第一次转换后即可自动完成启动- 转换- 存储- 启动的循环执行过程,直到完成 64 KB的数据采集后向单片机申请中断要求停止。
8
武汉理工大学《专业综合》课程设计说明书
4.2 基于MCU+FPGA组合的高速数据采集系统
本数据采集系统硬件总体框图如图5所示。
图5 数据采集系统硬件总体框图
如图所示，该数据采集系统工作原理如下：
系统上电完成初始化后，进入待触发状态，直至MCU接收到启动信号后，向
A／D转换器输出工作时钟，同时向6路高速采集模块的FPGA控制器发送采集允许指令，启动内部计时器，高速采集模块将处于等待触发信号的工作状态。当高速采集模块收到比较触发模块发出触发信号后，相应的FPGA控制器将打开数据写入通道，向FIFO缓冲区中连续写入规定个数的AD采样结果后自动停止写入，同时FPGA控制器将记录每次触发时定时器的值。之后FPGA控制器将进入下一个等待触发状态中，直至收到下一个触发信号后再次循环以上操作。其间MCU不断检查FIFO缓冲区的数据并通过FPGA控制器将采样结果和脉冲产生的时间写入存储器中。
该数据采集系统的主要模块功能说明： （1）前端调理模块
对输入信号进行信号缓冲、放大，使信号不丢失。 （2）AYD转化模块
9
武汉理工大学《专业综合》课程设计说明书
实现模拟量到数字量的转换。 （3）FPGA模块
对数字量进行缓冲，同时对写入缓冲模块的数据进行编码，即要求对每一次触发，写入规定个数的AD采样结果，并将每次的触发时刻追加到AD数据的尾部，第二次及以后的触发，存储方式与第一次相同。由于MCU(因为本系统采用C8051F单片机)对外部存储器写地址速度比较慢，同时FPGA的缓冲模块对读数据的速度又有一定的要求，所以不能采用MCU内部的时钟频率来写地址，在本设计方案中，由FPGA分频出一个10MI-Iz的频率，送给MCU，这样可以快速对外部存储器写地址。
（4）MCU控制模块
本设计采用C8051F120单片机作为系统的主控制芯片，控制整个系统的启动、停止，数据采集允许，数据传输等功能。 （5）存储器模块
存储数据，包含AD采样结果和触发时刻。 （6）电源模块
DC-DC模块实现电压的转化，给各芯片提供合适的工作电压。 （7）时钟模块
时钟模块给系统提供时钟源，通过锁相环可以分频或倍频出所需要的时钟频率。
（8）指示模块
指示模块主要实现系统工作状态的指示，如电源指示等，读数指示等等。 （9）启动模块
启动模块实现系统的启动，当按钮按下时，启动电路工作，系统得到电平触发，将立刻启动。
10
武汉理工大学《专业综合》课程设计说明书
4.3基于DSP和ADS8364的高速数据采集处理系统
该系统主要由信号调理模块、A/D转换模块、DSP处理器模块、CPLD逻辑控制模块和USB2.0通信模块组成。它能够在板卡上实现信号的采集及前端处理，并能通过USB总线与上位机通信，实现数据的存储、后端处理及显示。采用CPLD控制ADS8364完成数据的A/D转换，转换后的数据预先存储到FIFO中，再经DSP进行前端的数字信号处理后，通过USB总线传给上位机，并在上位机上进行存储、显示和分析等。该系统完全可以满足信号采集处理对高精度及实时性的要求。
本数据采集处理系统主要由前端信号调理电路、ADC芯片ADS8364、CPLD芯片EPM3128A、DSP芯片TMS320F2812、USB芯片CY7C68013及其外围电路组成。系统原理框图如图6所示。
图6 系统原理框图
系统主要完成的任务为：DSP接收上位机通过USB总线发送的命令，完成系统工作参数的设置，并通过模拟地址／数据总线与CPLD进行通信，向CPLD发送控制命令；对外部的多路模拟量输入进行信号调理，在CPLD控制下进行单通道
11