图例 危害 容易造成控制信号控制错误或时钟信号相位发生错误： 1） 数据线上的毛刺如果被采样到，可能造成判断结果错误； 2） 边沿触发的器件中，时钟线上的毛刺可能会使得采样到多余的数据（相当于多了一拍时钟）。 产生原因 1） PCB走线串扰（例如数据线和时钟线并行走线较长，信号线放置在晶振等干扰源附近）； 2） 外界干扰，如地线噪声等； 3） 逻辑出现竞争、冒险； 解决建议 1） 控制器件布局和PCB走线，信号远离干扰源； 2） 添加去耦电容或输出滤波等。滤波器件尽量靠近信号管脚； 3） 逻辑设计中添加冗余项，或者采用同步逻辑设计，避免竞争冒险； 备注 1）毛刺脉冲带来的问题多发生在器件替代后出现问题； 2） 如果负向毛刺时始终落在高电平判决门限以上，那么没有什么影响（因为始终会被判断为高电平）；如果正向毛刺始终落在低电平判决门限以下，那么没有什么影响（因为始终会被判断为低电平）。
3）回勾（台阶）
类型 图例 上升沿回勾 下降沿回勾 危害 1） 主要是时钟类信号上的回勾有危害，可能会使得采样到多余的数据（相当于多了一拍时钟），影响了时钟信号上升沿和下降沿的单调性； 2） 对于电源信号，上电边沿的回勾可能导致系统死机，需要结合复位信号判断是否可以接受； 3） 数据信号由于一般是在数据的中间采样，回勾的影响不是很大（除非速率很高，建立保持时间1～2ns，这时需要考虑回勾对数据的影响）。 产生原因 解决建议 匹配不当，信号放射回来形成回勾 增加合适的匹配。一般来讲，对于单端信号，单板内信号可以加33欧电阻始端匹配，板间信号加200欧电阻匹配较合适。 备注 如上面毛刺项的说明，如果回勾始终落在高电平判决门限以上（或者始终落在低电平判决门限以下），那么没有什么影响，因为会被判断为高电平（或低电平）
3) 信号边沿缓慢
类型 图例 上升沿缓慢 下降沿缓慢 危害 上升、下降沿缓慢发生在数据信号线上（串口信号线，HW信号线等）时，会造成数据采样错误。 产生原因 解决建议 驱动能力不够，或者负载过大（例如链路阻抗太大） 1） 提高驱动能力； 2） 减小负载。 备注
由于驱动不足或者负载过大，信号边沿缓慢常常伴随着信号幅度较低现象 4）振荡（回冲/振铃）
类型 回冲 振铃 图例 表现：多次跨越电平临界值。又称为回冲。处于VH附近的回冲称为正向回冲，处于VL附近的回冲称为负向回冲 缺点（危害） 类似于多次过冲。且跨越电平临界值后，在高低电平之间是一种不确定的状态。 产生原因 表现：经过多次反复才回归正常电平。又称为振铃。 在高低电平之间是一种不确定的状态（ 有可能被判断为0，也可能被判断为1）。 匹配不当（例如匹配阻抗过大、过小）。 更改为合适的匹配电阻/阻抗。 解决建议 备注
5）建立、保持时间（Setup time & Hold time）
建立保持时间是一个时序的概念。通常把单板的数字信号分为控制信号、时钟信号、地址信号、数据信号等，时序关系就是这些信号间的相互关系。判断时序关系主要有两个指标：建立时间和保持时间。
如下图，建立时间就是指在触发器的采样信号（这个采样信号通常是指时钟）有效之前，数据已经稳定不变的时间；而保持时间是指采样信号有效之后数据保持稳定不变的时间。
类型 图例 建立时间 保持时间
缺点（危害） 建立时间不够，读到的数据会是一保持时间不够，读写数据处理过程个不稳定的数据，可能会采样错误 中同样可能读写到错误数据 产生原因 设计时没有考虑清楚，设计出错。或者没有考虑到设计容限范围，在某些异常情况下（例如温度变化使得器件参数漂移）建立、保持时间不够。 解决建议 1、 设计时把时钟从FPGA/CPLD中引出，在设计裕度不够时可以调节； 2、 对于时钟边沿采样信号，尽量使得采样时钟边沿在数据的中间，这样尽管器件参数漂移，设计上还是有较大的裕度。 备注 1、 在某些特殊情况下，建立时间和保持时间的值可以为零； 2、 有时芯片资料给出的参数不对，按照手册要求设计反而出错（这在自己开发ASIC的情况下可能会发生。商用芯片一般不存在此类问题）。
4) 产生信号质量问题的其它原因：
? 串扰
串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。
窜扰的表现形式通常是毛刺。
信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。
? 电磁辐射
EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的
电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。
4 信号质量测试条件
!测量时请尽量满足下面的测试条件，否则测试结果可能会不正 确，且测试结果会因人而异，不利于对测试对象的评估！
4.1 单板/系统工作条件：
单板信号质量测试须满足以下条件： 1) 单板/系统工作在室温条件；
2) 单板/系统可靠接地。接地内容参考第8节“测试系统接地说明”； 3) 单板/系统上电正常工作 1 小时后测试；
4) 单板/系统尽量工作在满负荷条件下。如果测试项目有轻载、满载限制要求，则轻载、
满载条件下都要测试；
5) 单板电源稳定在额定电压±5% 的范围内。
4.2 信号质量测试人员要求：
1) 熟悉逻辑电平的基本知识，熟练掌握示波器的使用方法；
2) 对被测单板的原理电路有深刻认识，对信号分类有清楚认识，了解板上器件的工作
速度和工作电平。
4.3 示波器选择与使用要求：
1) 测量前保证测试仪器（仪表）和被测单板或系统共地。如果不共地，地线浮空，可
能会得到错误的测试结果。接地内容参考第8节“测试系统接地说明”； 2) 测量前需要校准仪器；
3) 为确保测试数据的精度，应尽量采用高输入阻抗、小电容值、高带宽的有源探头和
高带宽的示波器；