4) 示波器的带宽：描述了示波器固有的上升时间（即时延）。探头和示波器的带宽要
超过信号带宽的3~5倍以上；
5) 示波器的采样速率：表示为样点数每秒（S/s），指数字示波器对信号采样的频率。
为了准确再现信号，根据香农（Shannon）定律，示波器的采样速率至少需为信号最高频率成分的2倍；
6) 量程应尽量小，波形尽量展开，以方便观察波形变化的细节，并准确测量其幅值； 7) 测量信号边沿时，应选用合适的边沿触发；
8) 高档示波器都具有毛刺捕捉模式，可以用于捕捉毛刺；
9) Tek示波器提供了InstaVu功能，用于发现信号异常，数据信号眼图异常及高电平低
电平毛刺，测量眼图，毛刺、纹波等瞬间变化的波形；
4.4 探头选择与使用要求
1) 不允许在探头还连接着被测试电路时插拔探头；
2) 有源探头和差分探头、电流探头等是很昂贵的设备，注意保护。插拔探头时必须先
关示波器。无源探头一般没有硬性规定，但是出于可靠考虑，建议所有探头都不能热拔插，拔插任何探头时都必须先关闭示波器；
3) 探头地线只能接电路板上的地线，不可以搭接在电路板的正、负电源端。否则，可
能会造成电路板器件损坏，甚至会烧坏探头的小夹子和探头本身；
4) 探头电容越小，它对电路的负载就越小，测试结果就更精确。选用时请根据情况仔
细考虑；
5) 探头是有测量幅度的，不要用于测大信号，以免造成探头损坏。例如：信号幅度超
过±40V时，用有源探头P6245和P6243测量会造成探头的损坏；
6) 差分探头能够测量的差分电压范围是有限的。例如，差分探头P6247，其上的开关打
在÷10档位时，能测的差分电压范围是±8.5V，打在÷1档位时只有±850mV。差分信号峰峰值超过850mV时（比如测公司常用的平衡线传输信号±5V），要注意选用÷10档，否则会因输入过大而使显示的波形发生错误；
7) 使用电流探头需先校准。每测试一个信号都需要校准一次；
8) 使用时，探针尽量垂直于测试表面。但不可用力按压，以免探针受损；
4.5 测试点的选择
1） 一般只测试单板接收到的信号，不测试发送的信号；
2） 信号质量测试点要求在信号在末端测量（根据当前信号流向决定测试点）。尽量在
芯片的输入管脚上测量，或者尽量靠近输入管脚；
3） 很多信号在单板上会经过多级匹配、驱动，对此类输入信号的测试点应选在匹配之
后，芯片输入端。建议各级驱动芯片的输入端都测量；
4） 对于同一个信号在不同的拓朴点上的情况（例如星形拓扑），其信号质量差异很大，
故一般要求所有输入点的信号质量必须进行测试； 5） 测试信号应就近接地，越近越好，以减少接地环路面积；
[注]选择测试点，还有一些非通用原则，参考第6节信号质量测试方法里详细说明。
5 信号质量测试通用标准
!
本规范针对绝大多数情况拟定，不做大而全的考虑，因此可能并没有包
括某些特殊信号。另外有些指标需要在研发实践中进一步修定！
5.1 信号电平简述：
信号质量涉及到的几个概念： 波形周期
对于重复性的波形，相邻两个重复波形间的间隔时间，定义为波形周期，其倒数为波形频率。
波形宽度
波形电压上升到波形幅度的50%起到波形电压下降到波形幅度的50%止的时间。
上升时间 下降时间 占空比 高电平
波形电压从波形幅度的10%上升到90%所需要的时间。 波形电压从波形幅度的90%下降到10%所需要的时间。 指波形宽度占周期的比例，例如方波的占空比为50%。
为一个阀值，当信号电平超过此值时，会被认为为高，也就是‘1’，在应用中，有输入输出之分。
低电平 为一个阀值，当信号电平低过此值时，会被认为为低，也就是‘0’，在应用中也有输入输出之分。
输入高电平（VIH） 输入低电平（VIL） 输出高电平（VOH） 输出低电平（VOL） 阀值电平（VT）
保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于VIH时，则认为输入电平为高电平。
保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于VIL时，则认为输入电平为低电平。
保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此VOH。
保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此VOL。
数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转作时的电平。它是一个界于VIL、VIH之间的电压值。对于CMOS电路的阈值电平，基本上是二分之一的电源电压值。但要保证稳定的输出，则必须要求输入高电平> VIH，输入低电平 [注] 对于一般的逻辑电平，以上参数的关系如下： VOH > VIH > VT > VIL > VOL。 5.2 合格标准 表1. 信号类型 TTL、ABT LVTTL、LVT、LVC、ALVC、LV VCC 5 3.3 电平信号高低电平合格标准（单位 V） VOH 2.4 2.4 VIH 2 2 VT 1.5 1.5 VIL 0.8 0.8 VOL 0.4 0.4 CMOS LVCMOS LVDS CML ECL/LVECL PECL LVPECL GTL GTL+ ETL BTL（低电平为1V） HSTL-I、II HSTL-III、IV SSTL 2-I、II SSTL 3-I、II [2][1]5 3.3/2.5 1.5/1.8 0 5 3.3 —— —— 5 —— 1.5 1.5 2.5 3.3 表2. 4.4 2.4/2.0 1.475 1.5/1.8 -0.88 4.2 2.42 1.2 1.5 2.4 2.1 1.3 1.3 2.3 3.1 3.5 2.0/1.7 2.4 1.9 -1.24 3.9 2.06 0.9 1.1 1.6 1.6 0.85 1 1.43 1.7 2.5 1.5/1.2 1.2 1.6 -1.3 3.7 2.00 0.8 1 1.5 1.55 0.75 0.9 1.25 1.5 0.5 0.8/0.7 0 1.3 -1.36 3.52 1.94 0.75 0.95 1.4 1.47 0.65 0.8 1.07 1.3 0.5 0.2/0.2 0.925 1.0/1.3 -1.72 3.05 1.58 0.4 0.4 0.4 1.1 0.4 0.4 0.2 0.2 过冲毛刺合格标准（单位 V） 实测VIH要求 实测VIL要求 信号类型 正向过冲 负向过冲 正向回冲 负向回冲 正向毛刺 负向毛刺 PECL TTL CMOS GTL+ GTL <0.2 <1 <1 <0.4 <0.3 <0.2 <1 <0.6 <1 <0.4 <0.3 >3.87 >2.4 >2.4 >3.5 >1.2 >0.95 <3.52 <0.8 <0.8 <1.5 <0.3 <0.25 <3.52 <0.8 <0.8 <1.5 <0.3 <0.25 >3.87 >2.4 >2.4 <3.5 >1.2 >0.95 >3.87 >3 >2.8 >3.5 >1.4 >1.15 <3.52 <0.6 <0.6 <1 <0.4 <0.3 LVTTL(3V) <1 [小结] 从上表中可以看出： ① 正向回冲和毛刺应大于VOH，负向回冲和毛刺应小于VIL。也就是保证过冲和毛刺不被误判断为有效信号； [1] 在HSTL标准中，根据输出缓冲特性的不同，HSTL被分为四种类型。其中第1、3、4类为并行终端负载，第2 类为串行终端负载。另外根据EIA/JESD8-6的规定，HSTL-II、HSTL-III和HSTL-IV的VT是可选的，VT的变化会影响VIH和VIL； [2] SSTL标准专门针对高速内存（特别是SDRAM）接口。目前存在两种SSTL的标准。SSTL_3是3.3V标准，SSTL_2 是2.5V标准。针对这两个标准，JEDEC（Joint Electron Device Engineering Council，电子元件工业联合会。是由生产厂 商们制定的国际性协议，主要为计算机内存制定标准）根据输出缓冲器的特点定义出多个不同的等级，常见的有I级 和II级。 ② 正向过冲和负向过冲在器件absolute maximum rating 基础上略有放宽。 ! 过冲 我们注意到芯片资料中常规定absolute maximum rating的要求，例如 LVTH16245 的器件资料规定其VI（直流输入电压）的范围-0.5 ～ +7.0V。当 管脚电压范围长期超过器件的absolute maximum rating时，器件很容易失效（器件资料里常提到：Absolute Maximum continuous ratings are those 与 values beyond which damage to the device may occur.）。对于我们调试、Absolute 测试过程中常遇到的时钟信号过冲，一般是处在时钟信号上升、下降沿上的， Maximum Rating 不是一直处于超过absolute maximum rating的状态。所以考虑实际情况，我 们以上表为依据来评估测试过冲，条件略有放宽。 如果管脚上电压长期为过压、负压，则不应超过absolute maximum rating。 5.3 信号质量测试结果分析注意事项 1） 对设计缺陷的窄脉冲（如逻辑设计缺陷）等，不属于信号质量要求范围，而 属于设计错误，必须进行更正； 2） 参照信号的用途，分析信号质量对单板的影响。 一些情况下差的信号质量不一定会对系统造成影响的，不能单纯参照指标。比如数据、地址线是电平有效信号，并且通常在读写控制信号的上升/下降采样，边沿处信号质量对系统影响不大。因此在选择我们关注的测试指标时要按需求选择。但是也应当指出，边沿处的过冲虽然对系统的功能实现可能没有影响，可是会对器件的寿命造成不良影响。 3） 酌情考虑输入信号的过冲对器件的影响，视器件本身的设计，工艺而定。 现在的CMOS工艺的输入电平可达0～7V，所以高电平过冲对器件的影响较小，主要应该关注低电平过冲。器件功能出现异常可能不仅与低电平过冲的幅度有关，还与低电平过冲的时间宽度有关。对CMOS器件尤其要注意其低电平过冲的影响，可能造成闩锁现象。 对于不同的器件，对低电平要求应符合厂家规定的absolute maximum rating 的要求。