河南理工大学毕业设计（论文）说明书
16*16的点阵共有256个发光二极管，显然单片机没有这么多端口，如果我们采用锁存器来扩展端口，按8位的锁存器来计算，16*16的点阵需要32个锁存器。这个数字很庞大，因为我们仅仅是16*16的点阵，在实际应用中的显示屏往往要大得多，这样在锁存器上花的成本将是一个很庞大的数字。
因此在实际应用中的显示屏都不采用这种设计，而采用另一种称为动态扫描的显示方法。动态扫描的意思简单地说就是逐行轮流点亮，这样扫描驱动电路就可以实现多行(比如16行)的同名列共用一套列驱动器。具体就16*16的点阵来说，把所有同一行的发光管的阳极连在一起，把所有同一列的发光管的阴极连在一起，先送出对应第1行发光管亮灭的数据并锁存，然后选通第l行使其点亮一定的时间，然后熄灭；再送出第2行的数据并锁存，然后选通第2行使其点亮相同的时间，然后熄灭；第16行之后，又重新燃亮第1行，反复轮回。当这样轮回的速度足够快(每秒24次以上)，由于人眼的视觉暂留现象，就能看到显示屏上稳定的图形了。
采用扫描方式进行显示时，每行有一个行驱动器，各行的同名列共用一个列驱动器。显示数据通常存储在单片机的存储器中，按8位一个字节的形式顺序排放。显示时要把一行中各列的数据都传送到相应的列驱动器上去，这就存在一个显示数据传输的问题。从控制电路到列驱动器的数据传输可以采用并行方式或串行方式。显然，采用并行方式时，从控制电路到列驱动器的线路数量大，相应的硬件数目多。当列数很多时，并行传输的方案是不可取的。
采用串行传输的方法，控制电路可以只用一根信号线，将列数据一位一位传往列驱动器，在硬件方面无疑是十分经济的。但是，串行传输过程较长，数据按顺序一位一位地输出给列驱动器，只有当一行的各列数据都已传输到位之后，这一行的各列才能并行地进行显示。这样，对于一行的显示过程就可以分解成列数据准备(传输)和列数据显示两个部分。对于串行传输方式来说，列数据准备时间可能相当长。在行扫描周
11
河南理工大学毕业设计（论文）说明书
期确定的情况下，留给行显示的时间就太少了，以致影响到LED的亮度。
解决串行传输中列数据准备和列数据显示的时间矛盾问题，可以采用重叠处理的方法。即在显示本行各列数据的同时，传送下一行的列数据。为了达到重叠处理的目的，列数据的显示就需要具有锁存功能。对于列数据准备来说，它应能实现串人并出的移位功能；对于列数据显示来说，应具有并行锁存的功能。这样，本行已准备好的数据打入并行锁存器进行显示时，串并移位寄存器就可以准备下一行的列数据，而不会影响本行的显示。
12
河南理工大学毕业设计（论文）说明书
3 硬件设计
上一章中已经论证过不同的设计方案，针对本设计而言，第三种设计方案显然是比较合理的，因此本章就对第三种方案进行硬件的设计，本章设计包括单片机设计、显示驱动电路设计、ISP下载线接口设计等。
3.1 硬件系统的总体设计
本设计采用AT89S52单片机为核心控制器件，用四块8*8点阵相连组成16*16点阵屏，作为显示部分。用74HC595作为行驱动控制，控制点阵屏的行控制信号，有十六根数据线接在点阵屏的十六个行控制信号端上，用74LS154作为列驱动控制，控制点阵屏的列控制信号，同样有十六根数据线接在点阵屏的十六个列控制信号端。系统方框图如图3.1所示。
时钟电路 单 片 机 列驱动 复位电路 行驱动 点阵模块
图 3.1 系统方框图
3.2 单片机系统设计
3.2.1 AT89S52单片机
AT89S52 是一种低功耗、高性能CMOS8位微控制器，具有 8K 在系统可编程Flash 存储器。使用Atmel公司高密度非 易失性存储器技术制造，与工业80C51 产品指令和引脚完 全兼容。片上Flash允许程序存储器在系统可编程，亦适于
13
河南理工大学毕业设计（论文）说明书
常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统 可编程Flash，使得AT89S52为众多嵌入式控制应用系统提 供高灵活、超有效的解决方案。 AT89S52具有以下标准功能： 8k字节Flash，256字节RAM， 32 位I/O 口线，看门狗
定时器，2 个数据指针，三个16 位 定时器/计数器，一个6向量2级中断结构，全双工串行口， 片内晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻 辑操作，支持2种软件可选择节电模式。空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工 作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。8 位微控制器 8K 字节在系统可编程 Flash AT89S52。外部引脚如图3.2所示。
图3.2 AT89S52引脚图
P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。
当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下，P0具有内部上拉电阻。在flash编程时，P0口也
14
河南理工大学毕业设计（论文）说明书
用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个
TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。
此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX）。在flash编程和校验时，P1口接收低8位地址字节。引脚号第二功能P1.0 T2（定时器/计数器T2的外部计数输入），时钟输出P1.1 T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制）P1.5 MOSI（在系统编程用）P1.6 MISO（在系统编程用）P1.7 SCK（在系统编程用）P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。
P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p3 输出缓冲器能驱动4 个
TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。
P3口亦作为AT89S52特殊功能（第二功能）使用，端口引脚第二功能：P3.0 RXD(串行输入口)；P3.1 TXD(串行输出口)；P3.2 INTO(外中断0)； P3.3 INT1(外中断1)；P3.4 TO(定时/计数器0) ；P3.5 T1(定时/计数器1)； P3.6 WR(外部数据存储器写选通)；P3.7 RD(外部数据存储器读选通)此外，P3口还接收一些用于FLASH闪存编程和程序校验的控制信号。
RST——复位输入。当振荡器工作时，RST引脚出现两个机器周期以
15