河南理工大学毕业设计（论文）说明书
上高电平将是单片机复位。
ALE/PROG——当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。
对FLASH存储器编程期间，该引脚还用于输入编程脉冲（PROG）。 PSEN——程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。
EA/VPP——外部访问允许，欲使CPU仅访问外部程序存储器，EA端必须保持低电平（接地）。
如EA端为高电平（接Vcc端），CPU则执行内部程序存储器的指令。
3.2.2 复位电路设计
为确保单片机系统中电路稳定可靠工作，复位电路是必不可少的一部分，复位电路的第一功能是上电复位。一般单片机正常工作所需要的供电电压为+5V，由于单片机电路是时序数字电路，它需要稳定的时钟信号，因此在电源上电时，只有当VCC在特定的工作电压范围内以及晶体振荡器稳定工作时，复位信号才被撤除，单片机开始正常工作。
目前为止，单片机复位电路主要有四种类型：（1）微分型复位电路；（2）积分型复位电路；（3）比较器型复位电路；（4）看门狗型复位电路。
复位电路工作原理如图3.3所示，VCC上电时，C充电，在10k电阻上出现电压，使得单片机复位；几个毫秒后，C充满，10k电阻上电流降为零，电压也为零，使得单片机进入工作状态。工作期间，按下S、C放电。
S松手，C又充电，在10k电阻上出现电压，使得单片机复位。几个
16
河南理工大学毕业设计（论文）说明书
毫秒后，单片机进入工作状态。
图3.3 复位电路
3.2.3 时钟电路设计
内部时钟，是用芯片内部振荡电路，精度不高，温飘也较大，不需要外部振荡器件。
外部时钟，分RC振荡和石英晶振，RC精度不高，成本低，石英晶振，精度高，稳定性好，根据使用场合选择，适合的时钟方式
AT89S52内部有一个用于构成振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别是反相放大器的输入端和输出端，由这个放大器与作为反馈元件的片外晶体或搪瓷谐振器一起构成了一个自激振荡器，这种方式形成的时钟信号称为内部时钟方式。利用芯片内部的振荡电路，在XTAL1和XTAL2两端跨接晶体（或陶瓷）振荡器和两个电容就构成了一个稳定的自激振荡器。晶体振荡频率可在1.2MHz～12MHz之间选择。电容值无严格要求，但其取值对振荡频率输出的稳定性、大小、振荡电路起振速度稍有影响，C1、C2可在20pF～100pF之间取值。一般当外接晶体时，电容选为30pF。本设计采用内部时钟电路，电路图如图3.4所
17
河南理工大学毕业设计（论文）说明书
示。
图3.4 时钟电路
3.2.4 ISP连接线接口设计
一种无需将存储芯片（如EPROM）从嵌入式设备上取出就能对其进行编程的过程，缩略为ISP。在系统编程需要在目标板上有额外的电路完成编程任务。其优点是，即使器件焊接在电路板上，仍可对其（重新）进行编程。在系统可编程是Flash存储器的固有特性（通常无需额外的电路），Flash几乎都采用这种方式编程。
ISP部分是业界首创的具备传统编程器的可靠性与下载线的方便性于一身的前卫产品。将下载头的相关引脚引入目标板， 即可方便快速的对目标板在系统编程。
ISP的实现相对要简单一些，一般通用做法是内部的存储器可以由上位机的软件通过串口来进行改写。对于单片机来讲可以通过SPI（串行外围设备接口）或其它的串行接口接收上位机传来的数据并写入存储器中。所以即使我们将芯片焊接在电路板上，只要留出和上位机接口的这个串口，就可以实现芯片内部存储器的改写，而无须再取下芯片。
AT89S52单片机支持在线编程，方便了程序的快速、精确写入，本设计所需要的工具为AVR_fighter，AVR单片机所支持的ISP下载线接口
18
河南理工大学毕业设计（论文）说明书
完全符合AT89S52单片机。AVR_fighter烧写程序如图3.5所示。
图 3.5 AVR_fighter
安装USBasp驱动如图3.6所示。
图 3.6 USBasp驱动安装
驱动安装成功后就可以打开AVR_fighter烧写主程序，然后ISP下载
19
河南理工大学毕业设计（论文）说明书
线一端接计算机的USB，另一端接制作电路板的ISP接口上，ISP接口可以用五列双排插针来做，电路连接图如图3.7所示：1针接89S52的P1.5，2针接VCC，3针悬空作备用扩展口，4、6、8、10针接地，5、7、9分别接89S52的RESET、P1.7、P1.6端口。
图3.7 ISP接口连接电路 ISP下载线如图3.8所示。
图3.8 ISP下载线
3.3 驱动电路设计
3.3.1 行驱动电路设计
本系统采用两块74HC595级联作为点阵屏的行控制信号，控制点阵
20