位数和（ D A ）位数相同。
A．指令寄存器IR B．指令译码器ID C．程序状态寄存器PS D．主存地址寄存器MAR ．程序计数器属于( A )。
A．控制器 B．运算器 C．存储器 D．输入输出接口 第七章 总线系统
．关于总线控制，下列说法正确的是（ B ）
A．总线主设备申请总线使用权并发出命令控制总线运行，在数据传输过程中负责发送数据 B．采用计数定时查询方式查询链上的电路故障不会影响后续部件的总线请求 C．串行链式控制方式实现起来总线控制逻辑分散于不同的器件上
D．对于独立请求方式实现总线控制器需要设置排队线路和设置总线请求、总线允许、总线忙信号线 ．关于总线控制，下列说法不正确的是（ C ）
A．总线主设备申请总线使用权并发出命令控制总线运行，在数据传输过程中可能负责发送数据，也可能接收数据
B．采用计数定时查询方式查询链上的电路故障不会影响后续部件的总线请求 C．串行链式控制方式在实现时，总线控制逻辑分散于不同的器件上
D．对于采用独立请求方式实现总线控制，需要设置硬件排队线路和设置总线请求、总线允许信号线 ．在（ A ）的微型计算机系统中，外设可以和主存贮器单元统一编址，因此可以不使用I/O指令。 A． 单总线 B． 双总线 C． 三总线 D． 多总线 ．系统总线中控制线的功能是（ A ）
A．提供主存、I/O接口设备的控制信号响应信号 B．提供数据信息 C．提供时序信号
D．提供主存、I / O接口设备的响应信号 第八章 外围设备
．CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器（帧存储器）的容量为（ B ） A．512KB B．1MB C．256KB D．2MB
．CRT的像素的颜色数为256，则刷新存储器（帧存储器）的每个单元的字长为（ C ） A．256位 B．16位 C．8位 D．7位 ．计算机的外围设备是指（ D ）
A．输入/输出设备 B．外存储器 C．远程通信设备 D．除了CPU和内存以外的其它设备 ．CRT的像素的颜色数为128，则刷新存储器（帧存储器）的每个单元的字长为（ D ） A．256位 B．16位 C．8位 D．7位 磁头对磁盘进行读写信息时，最基本的信息单位是（ C ） A．记录面 B．磁道 C．扇区 D．字节
共 18 页 第 6 页
第九章 输入输出系统
．采用DMA方式进行输入输出，DMA硬件接口不包含以下哪个部件（ A ） A．程序状态寄存器 B．数据缓冲寄存器 C．设备地址寄存器 D．字计数器 ．DMA方式用来实现以下功能（ D ）
A．CPU和内存之间的数据传送 B．外围设备和外围设备之间的数据传送 C．CPU和外围设备之间的数据传送 D．内存和外围设备之间的数据传送
．如果有多个中断同时发生，系统将根据中断优先级响应并处理优先级最高的中断请求，若要调整中断事件的处理次序，可以利用（ D ）（没涉及到）
A．中断嵌套 B．中断向量 C．中断响应 D．中断屏蔽 ．中断向量可提供（ C ）。（没涉及到）
A．被选中设备的地址 B．传送数据的起始地址 C．中断服务程序入口地址 D．主程序的断点地址
．通道方式通过通道处理机执行通道程序来控制输入输出过程，通道程序由以下哪个组成（ A ）（没涉及到）
A．通道指令 B．通道指令和I/O指令 C．I/O指令 D．通道状态字
．在采用DMA方式高速传输数据时，数据传送是（ C ）
A．在总线控制器发出的控制信号控制下完成的 B．由CPU执行的程序完成的 C．在DMA控制器本身发出的控制信号控制下完成的 D．由CPU响应硬中断处理完成的
二．填空题
第二、三章 计算机中数据表示、运算方法运算器
．数的真值变成机器码可采用 表示法， 表示法， 表示法和移码表示法。 原码 反码 补码
．浮点数的尾数通常用 码或 码表示，阶码用 码或补码表示。 原 补 移 第四章 存储系统
．对存储器的要求是 ， ， 。为了解决这三方面的矛盾计算机采用多级存储体系结构。 价位 容量 速度
．Cache是一种高速缓冲存储器，是为了解决CPU和主存之间 不匹配而采用的一项重要硬件技术。
共 18 页 第 7 页
速度
．Cache中的内容是 部分内容的拷贝。 主存
． 是指存储在能永久保存信息的器件中的程序，是具有软件功能的硬件。 固件
由于DRAM的位电路保存信息需要对电容充电，故为了保持DRAM中的信息需要对其进行 ，而SRAM则不需要。 刷新
3．DRAM由于具有功耗较 ，速度较 的特点，故常用于 存储器；SRAM则功耗较 ，速度较 ，因此常用于 存储器。 低 快 主存 高 快 高速缓存 第五章 指令系统
．某指令的操作码字段有6位，则其能表示的操作有 种。 64
．指令应提供足够的信息给CPU，通知其完成何种操作、如何完成操作，应包含要素为操作码、源操作数、 、 。 目的操作数 下一条指令的地址
．对于寄存器间接寻址方式，操作数的地址存放在 ，操作数本身存放在 。 主存 主存
．对于变址寻址方式，操作数的地址通常由变址寄存器的值和 相加计算得到，操作数本身存放在 中。 偏移量 主存
．辅存、主存和 构成了系统的三级存储系统。在CPU执行程序时，必须将指令存放在 。 外存 主存
．相对寻址中操作数地址通常是把 的内容和指令地址码部分给出的地址相加求得的。 PC
第六章 中央处理器
．微指令的格式中包含 字段和 字段。 操作控制 顺序控制
．中央处理器由 和控制器两部分组成。 运算器
．微程序入口地址是 根据机器指令的 产生的。 控制器 操作码
共 18 页 第 8 页
第七章 总线系统
．在总线标准中，每根传输线的信号传递方向，电平标准和负载能力由 特性规定；连线类型、数量、接插件的几何尺寸和形状，引脚线的排列由 特性规定。 电气 物理
．为便于不同厂家生产的模块能够灵活构成系统，形成总线标准，总线标准中规定了总线的 、 、 、时间特性。 物理 电气 功能
．在计算机系统中，多个系统部件之间信息传送的公共通路称为 。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、地址、 信息。 总线 控制 第八章 外围设备 第九章 输入输出系统
．在计算机系统中，I/O接口用来连接主机和外部设备，实现数据交换和外设控制，其硬件基本结构包括数据寄存器、 寄存器、 寄存器、逻辑电路和译码控制电路。 控制 状态
．在计算机系统中一般存在多种类型的通道，按照通道的组织结构，具体可分为 通道，字节多路通道， 多路通道。 选择 数组
．在计算机输入输出系统中，I/O操作实质上是对I/O端口的操作，即访问端口就是访问接口中的寄存器，对于I/O端口的编址方式通常有 编址和 编址。 统一 独立
．CPU在处理中断过程中若有新的中断请求出现，若暂停现行的中断服务程序，转去处理新的请求，称为 ；如果有多个中断同时发生，系统将根据中断优先级响应并处理优先级最高的中断请求，若要调整中断事件的处理次序，可以利用 。 中断响应 中断屏蔽
．I/O接口按照控制方式分类，有 接口、 接口和DMA接口。 程序查询 中断
．在计算机输入输出系统中，I/O操作实质上是对I/O端口的操作，对于I/O端口的编址方式通常有统一编址和 编址。 独立
．向CPU提出中断请求的外设或事件称为 。 中断源
第十章 计算机体系结构
．流水CPU是以 并行性为原理构造的处理器，是一种非常经济而实用的并行技术。（没有涉及） 三．判断题
共 18 页 第 9 页
第一章 计算机系统基本概念
第二、三章 计算机中数据表示、运算方法运算器
（ T ）只要运算器具有加法和移位功能，再增加一些控制逻辑，计算机就能实现各种算术运算； （ T ）运算器无论简单还是复杂，都有状态寄存器部件，状态寄存器是为计算机提供判断条件以实现程序转移必不可少的部件；
（ F ）在没有设置乘除法指令的计算机系统中，就不能实现乘除法运算； 第四章 存储系统
（ F ）Cache是主存的一部分，可以由访存指令直接访问其中的存储单元； （ F ）由于SRAM的位电路依靠电容充放电来记录状态信息，故需要对其刷新； （ F ）计算机系统采用双端口存储器的主要目的是解决扩充存储容量的问题；没有涉及 第五章 指令系统
（ F ）在执行指令时，指令位于主存中的地址存放在指令寄存器中；
（ F ）采用流水线增大了指令的吞吐率，同时也减少了每一条指令本身的执行时间； 第六章 中央处理器
．（ T ）控制器的核心部件是微操作信号发生器；
．（ F ）在微程序控制器中，储存微程序的是微指令寄存器；
第七章 总线系统
（ T ）采用计数器定时查询方式，查询链上的电路故障不会影响后续部件的总线请求； （ F ）系统总线是指CPU内部各单元之间传输信息的总线；
第八章 外围设备
（ T ）通常，磁盘存储器一个记录面上的每条磁道的存储容量是相同的； 第九章 输入输出系统
（ F ）通道方式通过通道处理机执行通道程序来控制输入输出过程，通道程序由通道指令、I/O指令和通道状态字组成；
．（ T ）有通道的计算机中，通道分担了计算机系统大部分或全部的输入输出功能； （ F ）通道是实现外设之间交换数据的控制器；
（ F ）在中断判优方法中，软件查询法使用编程的方法读取中断寄存器的内容，中断源的优先级与查询顺序无关；(没有涉及)
四．简答题
．已知X=0.11001，Y=0.11011，机器字长为8位，用双符号位（变形补码）计算X+Y的补码，并判断运算结果的溢出情况。 （方法见第3章-1 ppt）
共 18 页 第 10 页