．用补码运算方法分别求X+Y，（1）X=0.1001，Y=0.1100，（2）X= -0.0100，Y=0.1001,并采用双符号位判断运算结果的溢出情况。 （方法见第3章-1 ppt）
．用补码运算方法求X-Y，（1）X= -0.0100，Y=0.1001，（2）X= -0.1011，Y= -0.1010, 并采用双符号位判断运算结果的溢出情况。 （方法见第3章-1 ppt）
．某CPU共有16根地址线，8根数据线，使用MREQ作为访存控制信号（低电平有效），用WR作为读写控制信号（高电平读，低电平写），现有以下存储芯片：1K?4位RAM、4K?8位RAM、2K?8位ROM，译码芯片为74LS181（如图）和各种门电路数量不限。要求画出CPU与存储器连接图及各种存储芯片使用数量，使得以0000H地址开始的2K地址空间为系统程序ROM区，之后相邻的2K地址空间为用户程序RAM区。
G1G2AG2BCBAY7??Y0G1,G2A,G2B为控制端，
C,B,A为变量输入端，
Y0......Y7为输出端
（答案见第4章-2 ppt 例题）
．某计算机的存储系统中，主存储器共划分为128块，块大小为16个字节，高速缓存有16个块： （1）（2分）表示出直接相联映像主存、Cache的地址格式及各字段长度； （2）（2分）表示出全相联映像主存、Cache的地址格式及各字段长度； （3）（3分）表示出2路组联映像主存、Cache的地址格式及各字段长度。 （参考第4章-3ppt典型例题）
．如图所示为存储器的地址空间分布图，已给定2：4译码器和二输入与非门、非门，请设计地址译码电路。（只画出高位地址线产生片选信号的译码电路图。）
地址 存储映像 0000H 4000H 8000H C000H E000H FFFFH ROM1 ROM2 空 RAM1 RAM2 （参考第4章-2 ppt 例题） ．设某机主存容量为4MB，Cache容量为16KB，每块包含８个字，每字32位，设计一个四路组相联映像
共 18 页 第 11 页
（即 Cache每组内共有四个块）的 Cache组织，要求 ： （１）画出主存地址字段中各段的位数 。
（２）设Cache的初态为空，CPU 依次从主存第０、１、２、? 、９９ 号单元读出１００ 个字（主存一次读出一个字），并重复按此次序读８次，问命中率是多少？
（３）若 Cache 的速度是主存的6倍，试问有Cache 和无 Cache 相比 ，速度提高多少倍 （1）主存4MB，按字节编址，共22位，地址格式如下：
区号8位 组号7位 组内地址2位 块内地址5位 （2）主存的第0，1，2??99号字分别在字块0，1??12组中，cache 初始状态为空，所以第一次均不命中，以后每个均命中， 命中率=Nc/（Nc+Nm）=（100-13+7×100）/（8×100）=98.4%
（cache中每块包含8个字，而cpu读入时是一个字一个字地读入，而把主存中的数据调入cache中是以块为单位调入的。100除以8等于12点多，也就是100个字需要占用13个块cache中的块数大于十三，因此，不命中只存在于第一遍读入中，减去的13就是调入13个块。只有那13次是不命中的） （3）设Cache的存取周期为T，主存为6T 有Cache的访存时间：T+(1-98.4%)*6T=1.096T 无Cache的访问时间：6T 故提高倍数：6T/1.096T=5.47
．某计算机的存储系统由cache和主存构成，cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。问： （1）cache的命中率是多少？
（2）CPU访问内存的平均时间是多少纳秒？ （3）cache-主存系统的效率是多少？ （参考第4章-3ppt）
．某机主存容量为4M×16 位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。 （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围(十进制表示)； （3）一次间址的寻址范围(十进制表示)；
（1）一地址指令操作码字段7位，寻址方式字段3位，地址字段6位 （2）直接寻址最大范围2^6=64
（3）由于存储器字长为16位，故间接寻址的反问2^16=65536
．某模型机指令系统中共有7条指令，共有8个通用寄存器，2个变址寄存器，指令系统中包含8位字长的寄存器-寄存器型指令3条，16位字长的寄存器-存储器变址寻址方式指令4条，变址范围不小于正负127，设计指令格式并给出各字段长度及操作码编码。 （第5章-2ppt例题）
共 18 页 第 12 页
．某磁盘存储器的转速为3000转／分钟，共有4个盘面，5道／mm，每道记录信息12288B，最小磁道直径为230mm，共有275道。试问： （１）该磁盘存储器的存储容量是多少？ （２）磁盘的数据传送率是多少？ （3 ）平均等待时间是多少？ （参考第8章关于磁盘计算的例题）
．设有一个盘面直径为18in的磁盘组，有20个记录面可用，每面有5in的区域用于记录信息，记录密度为100道/in和1000b/in（最内道），转速为2400r/min，磁头道间移动时间为0.2ms： （1）计算该盘组的非格式化容量、数据传输率和平均存取时间； （2）若格式化后每磁道划分7个扇区，表示出磁盘地址格式。 （参考第8章关于磁盘计算的例题）
．某单片磁盘有如下参数：旋转速率是7200r/min，一面上的磁道数是30000，每道扇区数是600，寻道时间是每横越百条磁道花费1ms。开始时磁头位于磁道0，收到一个存取随机磁道随机扇区的请求。问： （１）平均寻道时间是多少？ （２）平均等待时间是多少？ （3 ）一个扇区的传送时间是多少？ （参考第8章关于磁盘计算的例题）
．简述采用中断控制方式CPU响应中断的条件。
．简述什么是中断向量？中断向量如何形成？（没有涉及） ．什么是DMA传送方式？并列举常用的３种DMA 传送方法 ．简述什么是中断隐指令？其作用是什么？（没有涉及）
五．综合应用题
．某半导体存储器容量15KB，其中固化区8KB，可选用的EPROM芯片为4K*8；可随机读写区7KB，可选SRAM芯片有4K*4、2K*8、2K*4、1K*8；各种译码器和门电路数量不限。地址总线A15~A0（A0为最低位），双向数据总线D7~D0（D0为最低位），WR作为读写控制信号（高电平读，低电平写），MREQ为低电平时允许存储器工作信号。请说明地址分配，设计并画出该存储器逻辑图并注明片选逻辑、片选信号极性等。
共 18 页 第 13 页
．现有如下存储芯片 ：2K×１的 ROM 、4K×１的 RAM 、8K×１ 的 ROM 。 若用它们组成容量为16KB 的存储器，前４KB为ROM，后12KB 为RAM ，CPU 的地址总线16位，数据总线8位 。 （１）各种存储芯片分别用多少片 ？
（２）正确选用译码器及门电路 ， 并画出相应的逻辑结构图。
共 18 页 第 14 页
8．用一条4个功能段的浮点加法器流水线计算F??i?1Ai，每个功能段的延迟时间均相等为△t ，流水线
的输出端与输入端之间有直接数据通路，而且设置有足够的缓冲寄存器，要求用尽可能短的时间完成计算： （1）画出流水线时空图；
（2）计算流水线的实际吞吐率、加速比和效率。 （第5章-3 ppt例题3）
．设有k(=4)段指令流水线，它们是取指令、指令译码、指令执行、存回结果，分别用S1，S2，S3，S4过程段表示，各段延迟时间均为△t。若连续输入n条指令，请画出指令流水线的时空图，并推导出该流水线吞吐率P、加速比S和效率E的公式。
．设计将指令的执行划分为三个阶段，取指令时间t取=4△t，分析阶段：t译码=5△t，执行阶段：t执=6△t，某程序包含200条指令，计算以下： （1）顺序执行方式的时间；
（2）允许两条指令重叠，执行完所需时间； （3）允许三条指令重叠，执行完所需时间。 （第5章-3 ppt例题，300改成了200）
4．某双总线结构的机器如图，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W信号控制），MAR为主存地址寄存器，MDR为数据缓冲寄存器，ALU有+、﹣ 信号决定可完成何种操作，控制信号G控制的是一个门电路。另外，箭头表示数据可以传递的方向，线上标注有控制信号，例如Yi表示Y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制，ALU执行减法时Y中存放被减数：
共 18 页 第 15 页