图2.11 85℃时输出电压
图2.12为电压为5V时输出电压在-40℃―85℃范围内的变化：
图2.12电源电压为5V时输出电压
17
由图2.13仿真结果，根据式子TC?Vmax?Vmin?106，可算得在-40~85℃
Vref?(Tmax?Tmin)温度范围内温度系数为52ppm/℃，具有良好的温度特性。
18
3 版图设计
版图就是集成电路工艺制造所需的十多层掩膜版的物理几何图形，这十多层图形通过计算机辅助设计CAD工具按照一定规定叠加到一起所构成的整体物理图形，就叫做集成电路的版图。版图的设计既要符合集成电路的功能、电学参数、可靠性参数要求，又要符合集成电路工艺制造的设计规则（工艺参数）、组装压焊的要求。除此之外，还要使组图美观好看，具有美学观点。
版图设计最常用的是：数字集成电路和模拟集成电路、硅栅自对准双阱（或单阱）双层金属CMOS工艺的版图设计。模拟集成电路双极型的版图设计，数字集成电路和模拟集成电路相结合BiMOS工艺的版图设计。
3．1 版图设计的基础
版图设计是按已确定的电路以及与之相应的工艺规则将电路元件连接在一起，并用以提供生产的物理设计过程。版图设计在集成电路设计中具有重要的作用，它是设计从符号表示转化为产品的最后一步，也是产品能否实现电路功能和性能的关键一步。一个好的版图设计不仅能够提高设计效率，降低集成电路产品的成本，提高产品成品率，而且还可以提高产品的性能指标。随着集成电路工艺水平的不断发展，芯片的特征尺寸越来越小，版图设计的重要性越来越不能忽视。
完整的版图有制造掩膜版的各个层（一般都有十多层），遵守工艺制造水平的设计规则，其结构分版图内部（各种门电路、D触发器、加法器、RAM、ROM等）、外围、输入、输出、压点（主要是输入、输出端口，以及其端口的顺序）、电路代号、版序、对图符号、版图设计时间、划片距离、制版检查标记等。
3.1.1 集成电路版图设计与掩膜版、制造工艺的关系
版图设计与所使用的工艺条件关系密切，而工艺条件又直接影响整个集成电路的性能，因此，在进行版图设计时必须考虑工艺制造条件的约束。
19
集成电路的版图设计，原则上有四个主要要求：工作速度、功耗、芯片面积利用率和成品率，而制约这些要求的主要因素是制造工艺水平和半导体本身电学性能上的限制。为此，各个生产厂家均根据自身实际工艺因素，诸如掩膜的对准和非线性、光学分辨率，片子的弯曲、横向钻蚀、横向扩散、氧化动力生长边界以及它们与电路的性能、产量的关系等制定一些设计规范，以确保产品的质量要求。
掩膜版就是利用版图数据借助于计算机的CAD工具和图形发生器生成光栅曝光数据程序，通过腐蚀、显影制成集成电路制造工艺所需要的光刻掩膜版，通常所采用的材料是温度系数较低、平整度较好的玻璃板或石英板做成的。
它的作用就是在集成电路制造工艺中，需要多次光刻，它起着光刻掩膜作用。一种电路一般需十多张版，版图的层次也有十来层，版图的层与掩膜版的张数基本上是一一对应的，也就是版图中的某一层就工艺制造中的某一张版相对应的，通常掩膜版分为正版和负版两种。版图中的数据图形需要腐蚀掉，而图形外的部分要保留下来叫正版。如双极型的埋层版、隔离墙版、基区版、发射区版都是正版。版图中的数据图形需要保留下来，而图形外部分要腐蚀掉，这叫负版或叫反版。如硅栅CMOS工艺的有源区版、多晶版、铝版都是负版。双极型版图的层数和掩膜版的张数是一一对应的，即版图中有多少层，掩膜版就有多少张，通常最少有七层。对于硅栅CMOS工艺的层数和掩膜版的张数就不一定是一一对应。通常版图中的层数要少于掩膜版的张数，版图中没有的层次，可以利用计算机辅助设计CAD、利用版图中其他层次的数据转化成制造掩膜版的数据。例如硅栅CMOS工艺中，版图中只有单阱（N阱或P阱）而制造工艺中要有双阱，即是既要N阱版也要P阱版，可以用单阱的数据的反版制成另一阱的掩膜版。版图中只有PMOS管的源漏P+扩散层，而没有NMOS管源漏N+扩散层，制造掩膜版时也是利用p+扩散层的数据制成反版就是N+扩散版。
3.1.2 版图设计的设计规则
设计规则是进行集成电路版图设计时必须遵守的规范，主要包括几何规则和电学规则。
20
几何规则是同层次掩膜图形几何尺寸（最小尺寸及间距）的限定以及不同层次的掩膜图形之间的相互制约关系。不同的半导体生产厂家因技术水平、设备条件的差异，其设计规则不尽相同，如：线宽和线间距设计规则、与埋孔相关的一些设计规则等。
电学规则包括金属铝走线通过的最大电流要有一定的限制，如果超过这一限定，铝容易产生电迁移，长时间工作时铝条会熔断，造成器件失效；电路所能承受的最大功耗也要有一定的限制。因此，设计负载器件时，要考虑其器件尺寸，使之在安全功耗之下。 1.图形宽度的规则
掩膜版上定义的版图的宽度和长度必须大于一个最小值，该值由光刻和工艺的水平决定。如;若矩形多晶硅连线的宽度太窄，那么由于制造偏差的影响，可能会导致多晶硅断开，或者在局部出现一个大电阻。通常，连线层越厚，则该层最小允许的宽度也越大，这表明，随着工艺尺寸的减小，层厚度也必须按比例缩小。
最小图形的宽度是每层图形设计最主要规定之一，若在设计中出现小于这规定宽度的图形，算不合格的图形，应立即修改，这就是物理结构几何图形尺寸的限制，具体的见图3.1，箭头部分。
图3.1 图形宽度规则
2. 图形间距的规则
图形间距可分为同一层两图形的距离和不同层的两图形的距离。在同一层掩膜
21