6．COMS门电路的噪声容限 。
A．小于TTL电路 B．大于TTL电路 C．和TTL电路大致相同 7．OC门电路 。
A．输出高电位靠上拉电阻及电源实现 B．输出低电位靠上拉电阻及电源实现 C．输出低电位靠下拉电阻实现
8．在下图1所示的TTL电路中，根据逻辑式判断表达式正确与错误，表达式正确的有图 ，表达式错误的有图 。 A 1 Δ A ≥1 Y2 A & Δ ≥1 EN Y1 “1” B EN Y3
A. Y1?A B. Y2?A
C. Y3?AB 9．CMOS电路如右图所示，则F1、F2、F3
的逻辑状态依次为 。
+10V A.F1=1，F2=0，F3=0 F1 1 B.F1=0，F2=1，F3=1 F2 1 C.F1=1，F2=0，F3=1 F3
1MΩ
三、简答题
1． 已知一个门电路的电平参数为： 74LS 1 74LS U1 IOH=0.4mA IL（max）、UOL（max）、UOH（min）、UIH（min）， 问如何确定该门电路的噪声容限值？ 74LS IIH=20μA
1 2．根据右图所示电路连接时的电流关系 (1)写出扇出系数NOL、NON的计算公式； 74LS IOL=8mA (2)根据图中给出的数据，求出扇出 1 IIL=0.4mA
系数NO的值。
74LS 74LS 1
1 21
四、分析、设计、计算题
1．TTL电路如图所示，写出输出F的逻辑表达式，并根据A、B的波形，画出输出F1—F4的波形。
A & ≥1 B FA 1
B FA =1 2
B F3
A B F1 F2 F3 F4
第四章自测题答案
一、填空题（题目未标序号，从上致下依次为1～6题）
1. 0.3 0.7 0.3 2. 强 3. 大 4. 使能 5. 高阻 6. 低电平 低电平 二、选择题
1. B 2. C 3. C 4. C 5. B 6. A 7. B 8. C AB 9. C 三、简答题
1． UNH?UOH(min)?UIH(min )， UNL?UIL(max)?UOL(max ) 门电路的噪声容限UN为UNH、UNL较小者。 2．（1）NOL=│IOL│/│IIL│，NOH=│IOH│/│IIH│ （2）NOL=8/0.4=20 ，NOH=0.4/0.02=20 故扇出系数NO=20。 四、分析、设计、计算题 1.F1?AB，
A F2?A?B，
FA?B
B 3? F1
F2
F3
22
第五章 组合逻辑电路
一、填空题
1．根据逻辑功能和结构特点的不同，数字电路可分为两大类型，即 、 电路。输出只决定于输入，而与电路的原来状态无关的结构特点的电路为 。
2．组合电路没有 功能，因此，它由 构成。 3．在组合逻辑电路中， 反馈电路构成的环路。
4．组合逻辑电路的输出仅取决于电路 状态，而与电路 的状态无关。 5．在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前的状态无关，这种电路称为 ，该电路没有 。因此，在电路结构上，一般由门电路组合而成，在其电路中没有 回路，分析和设计该逻辑电路的数学工具是 。
6．组合逻辑电路的分析，目的是由 求出对应的 ，列出它的 ，最后说明该电路的 。
7．造成逻辑电路竞争冒险的原因是 ；组合逻辑电路中的险象从波形上可分为 和 。它们仅在电路的输入信号状态改变时，在电路的输出端出现毛刺，而不会破坏信号的 。
8．编码器的功能是将其输入信号转换成对应的 信号。按二进制的编码原则，四个输入的编码器，其输出的编码有 位； 个输入的编码器，其输出的编码有4位；输入和输出之间符合 关系。
9．当 编码器的几个输入端同时出现有效信号时，其输出端给出优先权较高的输入信号的代码。
10．译码是 的逆过程，2个输入的译码器，最多可译出 路的输出。七段译码器有 路输入信号，接收 。
11．将BCD代码翻译成十个对应输出的电路称为 ，电路有 个输入端，十个输出端，故由称为 译码器，它有 不用的状态。
12．两片3线-8线译码器T4138连成的电路如图1.1所示。T4138的功能表达式见下式，正常工作时S1?1，S2?S3?0。
Y0?A2?A1?A0, Y1?A2?A1?A0,????,Y7?A2?A1?A0
该电路当A3A2A1A0=1011时，第 （1，2）片译码的 输出为0，当A3A2A1A0=0010时，第 （1，2）片译码的 输出为0。
13．多路选择器的功能类似于一个 的开关。
14．数值比较器是指能判断两个或多个二进制数 或是否 的电路。 15．对图1.2所示电路，写出逻辑函数G，E，S的逻辑表达式。
23
16.全加器有 、 和低一位来的进位三个输入信号以及 、 两个输出信号。
17．全加器是实现两个一位二进制数和 三个数相加的电路。
Y0????????Y7 Y0????????Y7 T4138（1） A0 A1 A2 S1 S2 S2 T4138（2） A0 A1 A2 S1 S2 S2 图1.1 ＆ A B A0 A1 A2 A3 G ＆ ＆ ≥1 E S 图1.2
18．全加器中An、、Bn为本位的被加数及加数，Cn-1为来自低一位的进位，则向高一位的进位Cn
的逻辑表达式为：Cn?(An?Bn)Cn?1? 。
19．一个全加器电路，若输入端为An、Bn和Cn-1，则其向高位的进位Cn逻辑表达式为： Cn= 。
20．1.3图所示逻辑符号为组合逻辑电路中 电路的逻辑符号。假设Ai = 1，Ci-1 = 1，Si = 1，CO = 1， 则Bi = 。
二、选择题
1．组合电路的分析是指 。
A.已知逻辑图，求解逻辑表达式的过程 B.已知真值表，求解逻辑功能的过程 C.已知逻辑图。求解逻辑功能的过程 2．组合逻辑电路的设计是指 。
A.已知逻辑要求，求解逻辑表达式并画逻辑图的过程 B.已知逻辑要求,列真值表的过程
24
Ai Bi Ci-1 ∑ P Q CI CSi CO C.已知逻辑图，求解逻辑功能的过程
3．组合逻辑电路的设计目的是 。
A.最终得到逻辑（电路）图 B.最终得到真值表 C.最终得到最简与或表达式 4．组合逻辑电路中竞争险象 。
A.一般可通过增加逻辑函数中冗余项来消除 B.“非临界竞争”会造成错误逻辑输出结果 C.静态险象会影响输出的稳态值
5．组合逻辑电路竞争与险象产生的必要条件是 。
A．电路有反馈结构 B．有单一的输入信号 C．电路内部传输延时不相同。 6．互斥编码器 。
A.输出端给出优先权高的那个输入端的代码 B.输入端只能有一个信号有效 C.输入端可以有多个输入信号有效
7．在大多数情况下，对于译码器而言 。
A.其输入端数目少于输出端数目 B.其输入端数目多于输出端数目 C.其输入端数目与输出端数目几乎相同
8．8线-3线优先编码器T4148的优先编码顺序是I7,I6,I5,I4,I3,I2,I1,I0；输出Y2Y1Y0，输出、输入均为低电平有效，当输入I7,I6,I5,I4,I3,I2,I1,I0为10000000时，输出Y2Y1Y0为 。 A. 001 B. 110 C. 101 三、简答题
1．简述对组合逻辑电路分析的一般步骤（说出“真值表”、“逻辑电路图”、“电路用途”、“逻辑表达式”等几个概念的先后顺序及联系。
2．简述组合逻辑电路设计的步骤。 四、分析、设计题
1．试分析图4.1所示逻辑电路，列出真值表，写出Y1、Y0、OEX的逻辑表达式，说明电路功能。 A B C D 图4.1 ≥1 Y1 A B C ＆ 1 ＆ ≥1 ≥1 Y0 ＆ ≥1 F OEX ＆ 图4.2
2．分析图4.2所示电路，列出真值表，写出F的逻辑表达式，说明电路功能。 3．试分析图4.3所示电路，列出真值表，说明电路功能。
＆ A B ＆ Y0 ≥1 ＆ Y1 Y3 25