4．4．31 由4位数加法器74HC283构成的逻辑电路如图题4。4．31所示，M和 N为控制端，试分析该电路的功能。
解：分析图题4．4，31所示电路，根据MN的不同取值，确定加法器74HC283 的输入端B3B2B1B0的值。当MN＝00时，加法器74HC283的输人端B3B2B1B0＝ 0000，则加法器的输出为S＝I。当MN＝01时，输入端B3B2B1B0＝0010，加法器 的输出S＝I＋2。同理，可分析其他情况，如表题解4．4．31所示。
该电路为可控制的加法电路。
第六章 习题答案
6.1.6已知某时序电路的状态表如表题6．1，6所示，输人为A，试画出它的状态图。如果 电路的初始状态在b，输人信号A依次是0、1、0、1、1、1、1，试求其相应的输出。
解：根据表题6。1．6所示的状态表，可直接画出与其对应的状态图，如图题解6．1。6（a） 所示。当从初态b开始，依次输人0、1、0、1、1、1、1信号时，该时序电路将按图题解6，1．6（b）所示的顺序改变状态，因而其相应的输出为1、0、1、0、1、0、1。
6.2.1试分析图题6。2．1（a）所示时序电路，画出其状态表和状态图。设电路的初始状态 为0，试画出在图题6．2．1（b）所示波形作用下，Q和z的波形图。
解：状态方程和输出方程：
6.2.4 分析图题6．2。4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状 态表和状态图。
解：激励方程
状态方程
输出方程
Z=AQ1Q0
根据状态方程组和输出方程可列出状态表，如表题解6．2．4所示，状态图如图题解6。2．4 所示。
6.2.5 分析图题6．2．5所示同步时序电路，写出各触发器的激励方程、电路的状态方程组 和输出方程，画出状态表和状态图。
解：激励方程
状态方程
输出方程
根据状态方程组和输出方程列出该电路的状态表，如表题解6，2，5所示，状态图如图题解 6。2．5所示。
6.3.1 用JK触发器设计一个同步时序电路，状态表如下
解：所要设计的电路有4个状态，需要用两个JK触发器实现。
（1）列状态转换真值表和激励表
由表题6。3．1所示的状态表和JK触发器的激励表，可列出状态转换真值表和对各触发器 的激励信号，如表题解6．3。1所示。
（2）求激励方程组和输出方程
由表题解6．3．1画出各触发器J、K端和电路输出端y的卡诺图，如图题解6．3．1（a） 所示。从而，得到化简的激励方程组
输出方程
Y=Q1Q0 Q1Q0A
由输出方程和激励方程话电路
6.3.4 试用下降沿出发的D触发器设计一同步时序电路，状态图如6.3.4（a）, S0S1S2的编
码如6.3.4（a）
解：图题6．3。4（b）以卡诺图方式表达出所要求的状态编码方案，即S0＝00，Si＝01， S2＝10，S3为无效状态。电路需要两个下降沿触发的D触发器实现，设两个触发器的输出 为Q1、Q0，输人信号为A，输出信号为Y
（1）由状态图可直接列出状态转换真值表，如表题解6。3．4所示。无效状态的次态可用 无关项×表示。
（2）画出激励信号和输出信号的卡诺图。根据D触发器的特性方程，可由状态转换真值表 直接画出2个卡诺图，如图题解6．3。4（a）所示。 ｜
（3）由卡诺图得激励方程
输出方程
Y=AQ1
（4）根据激励方程组和输出方程画出逻辑电路图，如图题解6．3．4（b）所示。
（5）检查电路是否能自启动。由D触发器的特性方程Q＾←l＝D，可得图题解6．3，4（b） 所示电路的状态方程组为
代入无效状态11，可得次态为00，输出Y=1。如图(c)
6.5.1 试画出图题⒍⒌1所示电路的输出(Q3—Q0)波形，分析电路的逻辑功能。
解：74HC194功能由S1S0控制
00 保持， 01右移 10 左移 11 并行输入
当启动信号端输人一低电平时，使S1=1，这时有S。＝Sl＝1，移位寄存器74HC194执行并 行输人功能，Q3Q2Q1Q0＝D3D2D1D0＝1110。启动信号撤消后，由于Q。＝0，经两级与 非门后，使S1=0，这时有S1S0＝01，寄存器开始执行右移操作。在移位过程中，因为Q3Q2、 Q1、Q0中总有一个为0，因而能够维持S1S0=01状态，使右移操作持续进行下去。其移位 情况如图题解6，5，1所示。
由图题解6．5。1可知，该电路能按固定的时序输出低电平脉冲，是一个四相时序脉冲产生 电路。
6.5.6 试用上升沿触发的D触发器及门电路组成3位同步二进制加1计数器；画出逻辑图
解：3位二进制计数器需要用3个触发器。因是同步计数器，故各触发器的CP端接同一时 钟脉冲源。
（1）列出该计数器的状态表和激励表，如表题解6.5.6所示‘
(2) 用卡诺图化简，得激励方程
（3）画出电路
6.5.10 用JK触发器设计一个同步六进制加1计数器
解：需要3个触发器