主存储器和CPU之间增加高速缓冲存储器的目的是为了扩大主存储器的容量。（х） 12. 高速缓冲存储器主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾。（√） 13. CPU对外设的访问实质上是对外设接口电路中相应的端口进行访问。（√）
14. 若I/O端口与主存单元统一用主存地址编址，那么在计算机的指令系统中可以不设专门的I/O指令。（√） 15. 8255A工作于方式0时，不能使用中断，而在方式1或方式2时，既可用中断，也可不用中断。（√） 16. 任何内部软件中断都不受IF和TF影响。（×）
17．在对存储器进行访问时，地址线有效和数据线有效的时间关系应该是数据线较先有效。（×）
18. Intel 8251A是一个既可工作在同步方式，又可工作在异步方式的通用串行通信接口芯片。（√）
19. 异步串行通信的收/发双方无需用同一时钟源，只需用同一频率的收发时钟，就能保证可靠的通信。（√） 20. 在三种基本I/O同步控制方式中，以DMA式控制最好，中断驱动次之，程序查询方式最差。（×） 21. DMA方式用于高速外围设备的信息传送，能够代替中断方式。（×）
22. 80X86的外部硬件中断包括非屏蔽中断（NMI）和可屏蔽中断（INTR）两类，都受CPU内部的中断允许标志（IF）的控制。（×） 23. 在存储器的三种片选译码方法中，全译码不仅存储空间利用率最高、译码电路简单，且不存在地址重叠问题。（×） 24. 输入/输出设备可以不经过适配器（接口）而直接接到系统总线上和主机进行信息交换。（×）
25. 虚拟存储器技术的引入，使CPU可寻址的存储空间范围几乎扩展到无穷大。（×） 26. ROM只可用作微程序设计计算机的控制存储器。（×） 27. 80X86 MPU提供了两种I/O端口寻址方式：立即数寻址方式和DX寄存器间接寻址方式。前者寻址0~255，后者寻址范围0~64K。（×） 1.1 32位微机的含义是：这种机器能同时处理32位二进制数。（√）
1.2 微型计算机工作的过程，本质上就是执行一个特定指令序列的过程。而每执行一条指令都包括取指令、分析、执行和数据处理四个阶段。（×） 1.3 现代高档微机中普遍采用了流水线结构，因此每条指令的执行时间明显缩短。（×） 1.4 标志寄存器是微处理器的基本组成部件之一，其作用是寄存ALU操作结果的某些重要特征。 (√ )
1.5 程序计数器是确保微处理器有序的执行程序的关键性寄存器，用于存放下一条要执行的指令的地址码。( √ )
1.6 任何微处理器都有运算和控制功能，但不具备存储功能。（×）
1.7 微型计算机的工作过程是执行程序的过程，而程序的执行又是重复执行指令的过程，因此计算机的工作过程本质上就是执行指令的过程。（√） 1.8 无论什么微机，其CPU都具有相同的机器指令。（×）
1.9 CPU是中央处理器的简称，它至少包含一个处理器，为了提高计算速度，CPU也可以由多个处理器组成。（√） 1.10 微机的字长愈长，计算精度愈高，指令处理功能愈强。（√） 1.11 8086微处理器内部由执行部件和总线接口部件构成。（√） 1.12 8086和8088的外部数据总线都是16位。（×）
1.13 8086可以工作在两种工作模式，即最小工作模式和最大工作模式。（√）
1.14 8086 的最小工作模式用于单机系统，系统中所有总线控制信号全部由8086 CPU直接提供，因此系统中的总线控制电路可减到最少。（√）
1.15 8086 的最大工作模式用于多处理机系统，8086作为主处理器，其它的处理器为协处理器，协助主处理器工作。（√） 1.16 8086在最大工作模式下，系统的控制信号需要由总线控制器8288来变换和组合。（√） 1.17 8086具体工作在最大模式还是最小模式，由软件和硬件连接共同决定。（×） 1.18 微机中的控制总线提供所有内存储器和I/O设备的时序信号和控制信号，或接收来自I/O设备和内存储器的相应信号。（√） 1.19 微处理器在实模式下操作时，段寄存器的用途是定位一个64KB存储器段的起始地址。（√）
1.20 总线周期是微处理器中处理动作最小的时间单位。（×）
1.21 80X86系列MPU的逻辑段允许段的重叠和交叉。（√）
1.22 80486标志寄存器共有32位，其中低16位与8086的16位标志寄存器兼容，且每一位都有含义。（×）
1.23 80486工作在实地址时，逻辑段空间最大为64KB，实际应用中可能小于64KB。（√） 1.24 8086在对存储器进行访问时，数据线和地址线分时复用，数据线先于地址线有效。（×） 1.25 80X86的外部硬件中断包括非屏蔽中断（NMI）和可屏蔽中断（INTR）两类，它们都受CPU内部的中断允许标志（IF）的控制。（×） 1.26 虚拟8086方式下每个任务的寻址空间是1MB。（√）
1.27 80386的虚拟8086方式往往是CPU工作于多任务下的某一任务对应的方式。（√） 1.28 保护模式存储器寻址中，段寄存器中含有一个选择子，该选择子用于从局部或全局描述符表中选择一个描述符。（√）
1.29 无论页式、段式或段页式虚拟存储器都是使用驻留在内存中的转换函数表来完成逻辑地址向物理地址的变换。（√） 1.30 虚拟存储器是在存储体系层次结构基础上，通过硬件和软件的综合来扩大用户可用存储空间的一种新的计算机存储技术，它提供比物理存储器大得多的逻辑地址空间。（√） 1.1 在80X86主存中，一个字节数据占用一个存储单元，一个字占用两个相邻的单元，字的高8位存放在高地址单元，低8位存放在低地址单元。（√） 1.2 ROM只可用作微程序设计计算机的控制存储器。（×） 1.3 在设计随机存储器时，当存储容量较小时一般使用静态存储器；而当容量较大时则多使用动态存储器。（√） 1.4 主存储器和CPU之间增加高速缓冲存储器的目的是为了扩大主存储器的容量。（×） 1.5 ROM可用作输入/输出缓冲区。（×） 1.6 RAM是非易失性的存储器，即使电源关断，其内容也不会丢失。（×） 1.7 对所有的只读存储器都只能进行读取操作，而不能执行写操作。（×） 1.8 在微型计算机中，多用SRAM存储芯片构成高速缓冲存储器。（√）
1.9 在对存储器进行访问时，地址线有效和数据线有效的时间关系应该是数据线较先有效。（×）
1.10 静态随机存储器的内容可以永久性保存。（×）
1.11 EPROM中存放的信息，在计算机执行程序时只能读，且断电后仍能保持原有的信息。（√）
1.12 在存储器的片选译码方法中，全译码不仅存储空间利用率最高、译码电路简单，且不存在地址重叠问题。（×）
1.13 在实际存储容量超过微处理器的地址线所能提供的最大寻址范围时必须采用扩充地址法。（√）
1.14 动态RAM组成的存储器，必须周期性进行刷新，否则存放的内容就会丢失。而刷新对用户是透明的。（√）
1.15 存储器的存储空间与微机的地址线位数有关。（√） 1.16 微机中所有的存储器通常都直接与系统总线相连。（×）
1.17 高速缓冲存储器主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾。（√） 1.18 静态随机存取存储器SRAM的存取速度快，一般用作微机中的主存储器。（×）
1.19 8086的存储器组织中，当A0=0时，访问奇体中的一个字节；当BHE=0时，访问偶体中的一个字节。（×）
1.20 8086存储器系统中，当A0=0且BHE=0时，访问奇地址起始的一个字。（×） 1.21 8086存储器系统中，偶地址数据由数据线低8位传送。（√）
1.22 8086存储器系统中，奇地址数据由数据线高8位传送。（√） 1.23 计算机存储器连接中采用部分译码电路时，地址空间有重叠区。（√）
1.1 输入/输出设备必须经过适配器（接口）才能接到系统总线上和主机进行信息交换。（√） 1.2 若I/O端口与主存单元统一用主存地址编址，那么在计算机的指令系统中可以不设专门的I/O指令。（√）
1.3 80X86在采用独立I/O方式编址时，I/O端口地址与存储器地址一样由段基址和偏移地址两部分组成。（×） 1.4 通常每个外设都有一个接口寄存器与主机交换信息。因此，主机只能用一个唯一地址来访问一个外设。（×） 1.5 DMA方式的I/O操作与程序查询方式和中断控制式相比，用硬件控制代替了那里的软件控制，且无需经CPU传数，因此数据传送速度明显提高。（√）
1.6 主机与外设采用查询方式传送数据时，主机与设备是串行工作的。（√）
1.7 在三种基本I/O同步控制方式中，以DMA方式控制最好，中断驱动次之，程序查询方式最差。（×）
1.8 在I/O接口的各种寄存器中，状态寄存器必须具有三态输出功能。（√）
1.9 8086 CPU响应外设的中断请求时，要把标志寄存器的IF和TF清零。（√） 1.10 80X86的 PC系列机中，I/O端口采用与存储器统一的编址方式。（×） 1.11 数据信息、状态信息和控制信息通常都以数据形式通过数据总线同CPU进行传送。（√） 1.12 CPU对外设的访问实质上是对外设接口电路中相应的端口进行访问。（√） 1.13 基本输出接口是保持微处理器输出数据的一个锁存器。（√）