3 系统主要硬件芯片介绍
3.1 AT89S52单片机引脚介绍
图3.1 PDIP封装的AT89S52
本设计采用的单片机为PDIP封装的AT89S52，如图3.1所示 VCC：电源 GND：地
P 0口：P 0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P 0端口写“1”时，引脚用作高阻抗输入。
当访问外部程序和数据存储器时，P 0口也被作为低8位地址/数据复用。在这种模式下，P 0具有内部上拉电阻。
在Flash编程时，P 0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。
P 1口：P 1口是一个具有内部上拉电阻的8位双向I/O口，P 1输出缓冲器能
11
驱动4个TTL逻辑电平。对P 1端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外，P 1.0和P1.2分别作为定时器/计数器2的外部计数输入（P 1.0/T2）和定时器/计数器2的触发输入（P 1.1/T2EX），具体如3.1所示。
在Flash编程和校验时，P 1口接收低8位地址字节。
表3.1
引脚号 P 1.0 P 1.1 P 1.5 P 1.6 P 1.7 第二功能 T2（定时器/计数器T2的外部计数输入），时钟输出 T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制） MOSI（在系统编程使用） MISO（在系统编程使用） SCK（在系统编程使用） P 2口：P 2口是一个具有内部上拉电阻的8位双向I/O口，P 2输出缓冲器能驱动4个TTL逻辑电平。对P 2端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX@DPTR）时，P 2口送出高八位地址。在这种应用中，P 2口使用很强的内部上拉发送1。在使用8位地址（如MOVX@RI）访问外部数据存储器时，P 2口输出P 2锁存器的内容。
在Flash编程和校验时，P 2口也接收高8位地址字节和一些控制信号。
P 3口：P 3口是一个具有内部上拉电阻的8位双向I/O口，P 2输出缓冲器能驱动4个TTL逻辑电平。对P 3端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。P 3口亦作为AT89S52特殊功能（第二功能）使用，如表3.2所示。
在Flash编程和校验时，P 3口也接收一些控制信号。
表3.2
引脚号
第二功能 12
P 3.0 P 3.1 P 3.2 P 3.3 P 3.4 P 3.5 P 3.6 P 3.7 RXD（串行输入） TXD（串行输出） （外部中断0） （外部中断0） T0（定时器0外部输入） T1（定时器1外部输入） （外部数据存储器写选通） （外部数据存储器读选通） RST：复位输入。晶振工作时，RST脚持续2个机器周期高电平将使单片机复位。看门狗完成后，RST脚输出96个晶振周期的高电平。特殊寄存器AUXR（地址8EH）上的DISRTO位可以使此功能无效。DISRTO默认状态下，复位高电平有效。
ALE/
：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8
）也用作编程输入脉冲。
位地址的输出脉冲。在Flash编程时，此引脚（
在一般情况下，ALE以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。
如果需要，通过将地址为8EH的SFR的第0位置“1”，ALE操作将无效。这一位置“1”，ALE仅在执行MOVX或MOVC指令时有效。否则，ALE将被微弱拉高。这个ALE使能标志位（地址为8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。
：外部程序存储器选通信号（
）是外部程序存储器选通信号。
在每个机器周期被激活
当AT89S52从外部程序存储器执行外部代码时，两次，而在访问外部数据存储器时，
将不被激活。
?VPP：访问外部程序存储器控制信号。为使能从0000H到FFFFH的外部程
13
序存储器读取指令，必须接GND。
应该接VCC。
为了执行内部程序指令，在Flash编程期间，
也接收12伏VPP电压。
XTAL1：振荡器反向放大器和内部时钟发生电路的输入端。 XTAL2：振荡器反向放大器的输出端。
3.2声音信号采集芯片
本设计声音采集采用ZY1420A芯片。ZY1420A是广州致远电子有限公司出
品的优质微型语音录放模块。ZY1420A内部使用ISD1420作为主控芯片，且具备ISD1420的全部优良性能，如大容量的EEPROM存储器，消噪的话筒放大器，自动增益调节AGC电路，专用语音滤波电路，高稳定性的时钟振荡电路和语音处理电路。除此以外，ZY1420A还对ISD1420的标准外围电路作了优化并全部集成于模块内部。同用户使用标准ISD1420的DIP40封装IC相比较，ZY1420可以提供更加稳定可靠的性能，更低的价格，更方便的使用，同时还可以减小实际的体积。
ZY1420A使用有专利技术的模拟处理存储方式，使录放音质极佳，没有常见的背景噪音，且电路断电后语音内容仍不会丢失。电路内部由振荡器、语音存储单元、前置放大器、自动增益控制电路、抗干扰滤波器、输出放大器组成。一个最小的录放系统仅由一个麦克风、一个喇叭、两个按钮、一个电源就可以组成。
3.2.1 ZY1420A芯片特点
1.重现优质原声； 2.基本上不耗电信息存储；
3.信息可保存100年，可反复录放10万次； 4.选址处理多达160段信息； 5.具有自动节电模式；
6.维持状态，仅需0.5μA、工作电流：15~30mA。
14
3.2.2 ZY1420A功能引脚
ZY1420采用标准DIP28封装的面积尺寸，厚度最大为10mm(不包括引脚高度)。
图3.3 ZY1420A芯片功能引脚图
A0~A7： 地址输入端或控制命令输入端。A6，A7同时为高电平时，A4~A0
为控制命令；否则，A7~A0为地址。
SP-，SP+： 扬声器连接端，输出音频信号。 VSS： 引脚4，地线。 VCC： 引脚7，+5V电源。
MIC-，MIC+：话筒连接端，输入音频信号。 ANA IN： 引脚10，模拟信号输入端。
PLAYL/： 引脚3，放音控制电平触发端。当该端为低电平时，芯片进入放音
周期；当该端为高电平时，停止放音。
PLAYE/： 引脚2，放音控制脉冲触发端。该端输入由高电平向低电平跳变的
下降沿时，芯片进入放音周期。
RECLED/： 引脚11，录音显示端。该端接发光二极管，在录音时作录音指示
灯。
15