mcs-51单片机CPU的内部结构及工作原理
单片机内部有一个8位的CPU，同时知道了CPU内部包含了运算器，控制器及若干寄存器。51单片机CPU的内部结构及工作原理。
从图中我们可以看到，在虚线框内的就是CPU的内部结构了，8位的MCS-51单片机的CPU内部有算术逻辑单元ALU（Arithmetic Logic Unit）、累加器A（8位）、寄存器B（8位）、程序状态字PSW（8位）、程序计数器PC（有时也称为指令指针，即IP，16位）、地址寄存器AR（16位）、数据寄存器DR（8位）、指令寄存器IR（8位）、指令译码器ID、控制器等部件组成。
图片1
1、运算器（ALU）的主要功能
A）算术和逻辑运算，可对半字节（一个字节是8位，半个字节就是4位）和单字节数据进行操作。
B）加、减、乘、除、加1、减1、比较等算术运算。 C）与、或、异或、求补、循环等逻辑运算。 D）位处理功能（即布尔处理器）。
由于ALU内部没有寄存器，参加运算的操作数，必须放在累加器A中。累加器A也用于存放运算结果。 例如：执行指令 ADD A，B
执行这条指令时，累加器A中的内容通过输入口In_1输入ALU，寄存器B通过内部数据总线经输入口In_2输入ALU，A+B的结果通过ALU的输出口Out、内部数据总线，送回到累加器A。
2、程序计数器PC
PC的作用是用来存放将要执行的指令地址，共16位，可对64K ROM直接寻址，PC低8位经P0口输出，高8位经P2口输出。也就是说，程序执行到什么地方，程序计数器PC就指到哪里，它始终是跟蹿着程序的执行。我们知道，用户程序是存放在内部的ROM中的，我们要执行程序就要从ROM中一个个字节的读出来，然后到CPU中去执行，那么ROM具体执行到哪一条呢？这就需要我们的程序计数器PC来指示。 程序计数器PC具有自动加1的功能，即从存储器中读出一个字节的指令码后，PC自动加1（指向下一个存储单元）。 3、指令寄存器IR
指令寄存器的作用就是用来存放即将执行的指令代码。
在这里我们先简单的了解下CPU执行指令的过程，首先由程序存储器（ROM）中读取指令代码送入到指令寄存器，经译码器译码后再由定时与控制电路发出相应的控制信号，从而完成指令的功能。关于指令在单片机内部的执行过程，我们在后面将会以另一节课来进行详细的讲解。 4、指令译码器ID
用于对送入指令寄存器中的指令进行译码，所谓译码就是把指令转变成执行此指令所需要的电信号。当指令送入译码器后，由译码器对该指令进行译码，根据译码器输出的信号，CPU控制电路定时地产生执行该指令所需的各种控制信号，使单片机正确的执行程序所需要的各种操作。
5、地址寄存器AR（16位）
AR的作用是用来存放将要寻址的外部存储器单元的地址信息，指令码所在存储单元的地址编码，由程序计数器PC产生，而指令中操作数所在的存储单元地址码，由指令的操作数给定。从上图中我们可以看到，地址寄存器AR通过地址总线AB与外部存储器相连。 6、数据寄存器DR
用于存放写入外部存储器或I/O端口的数据信息。可见，数据寄存器对输出数据具有锁存功能。数据寄存器与外部数据总线DB直接相连。 7、程序状态字PSW
用于记录运算过程中的状态，如是否溢出、进位等。 例如，累加器A的内容83H，执行：
ADD A，#8AH ；累加器A与立即数8AH相加，并把结果存放在A中。 指令后，将产生和的结果为[1]0DH，而累加器A只有8位，只能存放低8位，即0DH，元法存放结果中的最高位B8。为些，在CPU内设置一个进位标志位C，当执行加法运算出现进位时，进位标志位C为1。 8、时序部件
由时钟电路和脉冲分配器组成，用于产生微操作控制部件所需的定时脉冲信号
MCS-51单片机P0端口的结构及工作原理
P0端口8位中的一位结构图见下图：
由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。
下面，我们先就组成P0口的每个单元部份跟大家介绍一下：
先看输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。
D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路
在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。
对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。
多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。
输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。
与门、与非门：这两个单元电路的逻辑原理我们在第四课数字及常用逻辑电路时已做过介绍，不明白的同学请回到第四节去看看。
前面我们已将P0口的各单元部件进行了一个详细的讲解，下面我们就来研究一下P0口做为I/O口及地址/数据总线使用时的具体工作过程。 1、作为I/O端口使用时的工作原理
P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），看上图中的线线部份，多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0（低电平），与让的输出是0，V1管就截止，在多路