2.5 抢答器的工作过程
1、如果想调节抢答时间或答题时间,按\加一\键或\减一\键进入调节状态,此时会显示现在设定的抢答时间或回答时间值,如想加一秒按一下\加1s\键,如果想减一秒按一下\减1s\键，时间LED上会显示改变后的时间，调整范围为0~99s, 0s时再减1s会跳到99，99s时再加1s会变到0s。
2、主持人按\抢答开始\键，会有提示音，并立刻进入抢答倒计时（预设15s抢答时间），如有选手抢答，会有提示音，并会显示其号数并立刻进入回答倒计时（预设10s抢答时间），不进行抢答查询，所以只有第一个按抢答的选手有效。倒数时间到小于5s会每秒响一下提示音。
3、如倒计时期间，主持人想停止倒计时可以随时按\停止\按键，系统会自动进入准备状态，等待主持人按\抢答开始\进入下次抢答计时。
4、如果主持人未按\抢答开始\键，而有人按了抢答按键，犯规抢答，LED上不断闪烁FF和犯规号数并响个不停，直到按下\停止\键为止。
总而言之，本课题利用简单逻辑数字电路设计了抢答器，该抢答器增加了新功能、提高了系统的可靠性、简化了电路结构、节约了成本，是一个实用的工程设计。
3抢答器的电路设计
3.1抢答器的总体结构
如图4-1所示为总体方框图。接通电源后，后台工作人员将检测开关S置“检测”状态，数码管在正常清除下，显示“”；当后台工作人员将检测开关S置“抢答”状态，主持按系统清除按键，抢答器处于禁止状态，编号显示器灭灯；主持人松开，宣布“开始”，抢答器工作。选手按动抢答按键，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，优先抢答选手的编号一直保持到主持人将系统清除为止。如果再次抢答必须由主持人再次按动系统清除按键。
7
图3-1 总体方框图
3.2优先判断与编号锁存电路
优先判断与编号锁存电路如图3-2所示。电路选用优先编码器 74LS148 和锁存器 74LS279 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号；二是禁止其他选手按键，其按键操作无效。工作过程：系统清除按键按动时，74LS279的四个RS触发器的置0端均为0，使四个触发器均被置0。1Q为0，使74LS148的使能端EN=0，74LS148处于允许编码状态，同时1Q为0，使74LS48的灭灯输入端BI=0，数码管无显示。这时抢答器处于准备抢答状态。
当系统清除按键松开时，抢答器处于等待状态。当有选手将按键开关按下时，抢答器将接受并显示抢答结果，假设按下的是S4，则74LS148的编码输出为011，此代码送入74LS279锁存后，使4Q3Q2Q=100，
亦即74LS148的输入为0100；又74LS148的优先编码标志输出GS为0，使1Q=1，即BI=1，74LS48处于译码状态，译码的结果显示为“4”。同时1Q=1，使74LS148的EN=1，74LS148处于禁止状态，从而封锁了其他按键的输入。此外，当优先抢答者的按键松开再按下时，由于仍为1Q=1，使EN=1，74LS148仍处于禁止状态，确保不会接受二次按键时的输入信号，保证了抢答者的优先性。
（74LS148为8线－3线优先编码器，表3-1为其真值表，图3-3为逻辑图； 74LS279为四个/R－/S 锁存器，表3-2为其真值表，图3-4为逻辑图。）
8
R总VCC系统清除按键HPRI/BCD抢答按键S0S1S2S3S4S5S6S7RLRES2LEDGND10111213123450/Z101/Z112/Z123/Z134/Z145/Z156/Z167/Z17V18ENa101112131415161711235610111297614151R1S11S22R2S3R3S13S24R4S1Q41Q18a15142Q72Q3Q93Q1a2a4a4Q134Q
图3-2 优先判断与编号锁存电路
Inputs EI 0 1 2 3 4 5 H X X X X X X X X L H H H H H H H H L X X X X X X X L L X X X X X X L H L X X X X X L H H L X X X X L H H H L X X X L H H H H L X X L H H H H H L X L H H H H H H L L H H H H H H H H H L L L L H H H H H H L L H H L L H H Outputs 6 7 A2 A1 A0 GS EO H H L H L H L H L L H H L L L L L L L L H L H H H H H H H H 表3-1 74LS148真值表
图3-3 74LS148逻辑图
9
Inputs S R Outputs Q H Ｈ Ｌ Ｈ Ｈ Ｌ Ｑ０ H L Ｌ Ｌ Not sure 表3-2 74LS279真值表
图3-4 74LS279逻辑图
4抢答器的单元电路设计
简易逻辑数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。现简单介绍抢答器设计中的优先编码电路、定时电路、报警电路、时序控制电路、七段显示数码器及译码管电路。
4.1抢答器设计中的优先编码电路
参考电路如图4-1所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
10
工作过程：开关S置于“清除”端时，RS触发器的R端均为０，4个触发器输出置０，使74LS148的ST＝０，使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出
Y2Y1Y0?010,YEX?0,经RS锁存后，1Q=1，BI=1，74LS48处于工作状态，
4Q3Q2Q=101，经译码显示为“5”。此外，1Q＝１，使74LS148ST＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的YEX?1,此时由于仍为1Q＝１，使ST＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将Ｓ开关重新置于“清除”然后再进行下一轮抢答。
( 74LS148为８线－３线优先编码器。表4-1为74LS148的功能真值表。)
图4-1 优先编码电路
11