表4-1 74LS148的功能真值表
4.2抢答器设计中的定时电路
由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图4-2所示。本设计是以555构成震荡电路，由74LS192来充当计数器，构成抢答器的倒计时电路。该电路简单，无需用到晶振，芯片都是市场上容易购得的。设计功能完善，能实现直接清零、启动。
12
图4-2定时电路
4.3抢答器设计中的报警电路
由555定时器和三极管构成的报警电路如图4-3所示。其中555构成多谐振荡器，振荡频率fo＝1．43／［（RI＋2R2）C］，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。
13
图4-3 报警电路
4.4抢答器设计中的时序控制电路
时序控制电路是抢答器设计的关键，它要完成以下三项功能：
①主持人将控制开关拨到\开始\位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。
②当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。 ③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。
图 4-4 时序控制电路
14
根据上面的功能要求，设计的时序控制电路如图 4-4所示。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端 。图4-3的工作原理是：主持人控制开关从\清除\位置拨到\开始\位置时，来自于图4-1中的74LS279的输出 1Q=0，经G3反相， A＝1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则\定时到信号\为1，门G2的输出ST=0，使 74LS148处于正常工作状态，从而实现功能①的要求。当选手在定时时间内按动抢答键时，1Q＝1，经 G3反相， A＝0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出ST=1，74LS148处于禁止工作状态，从而实现功能②的要求。当定时时间到时，则\定时到信号\为0，ST=1，74LS148处于禁止工作状态，禁止选手进行抢答。同时， 门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能③的要求。集成单稳触发器74LS121用于控制报警电路及发声的时间。
4.5七段显示译码器与数码管
七段显示译码器与数码管如下图4-5所示。7段显示译码74LS48将锁存器74LS279的信号译码，输出给数码管。当后台工作人员将S置于GND，LT=0，使灯测试输入端（图中3号）=1，这时测试数码管工作情况；当后台工作人员将S置于Vcc，LT=1，使灯测试输入端（图中3号）=1，这时正常译码。
（74LS48为4线－七段译码器/驱动器，表4-2为其真值表，图4-6为逻辑图）
15
VCCSGNDBIN/7-SEG4[T2]15&G21a 20,21137DPY6a3CT=0b 20,2112c 20,21114ba2cfgb7V20d 20,211091d11e 20,21159eedc22f 20,211410fdp64g 20,2185gdp 图4-5 7段显示译码器与数码管
Inputs Outputs LT RBI D C B A BI/RBO a b c d e f g 0 H H L L L L H H H H H H H L 1 H X L L L H H L H H L L L L 2 H X L L H L H H H L H H L H 3 H X L L H H H H H H H L L H 4 H X L H L L H L H H L L H H 5 H X L H L H H H L H H L H H 6 H X L H H L H L L H H H H H 7 H X L H H H H H H H L L L L 8 H X H L L L H H H H H H H H 9 H X H L L H H H H H L L L L 10 H X H L H L H L L L H H L H 11 H X H L H H H L L H H L L H 12 H X H H L L H L H L L L H H 13 H X H H L H H H L L H L H H 14 H X H H H L H L L L H H H H 15 H X H H H H H L L L L L L L BI X X X X X X L L L L L L L L RBI H L L L L L L L L L L L L L LT L X X X X X H H H H H H H H 表4-2 74LS48真值表
16