20.磁盘存储设备主要由磁记录介质、_____和_____三个部分组成。 三、名词解释题(本大题共5小题，每小题2分，共10分) 21.应用软件 22.偶校验码 23.微程序控制器 24.总线从设备 25.通道程序
四、简答题(本大题共6小题，每小题5分，共30分) 26.简述静态存储器的写操作过程。
27.假设寄存器R中的数值为2000，主存地址为2000和3000的地址单元中存放的内容分别为3000和4000，PC的值为5000，若按以下寻址方式，访问到的操作数各是多少?
①寄存器寻址R；②寄存器间接寻址(R)；③直接寻址2000；④存储器间接寻址(2000)；⑤相对寻址-3000(PC)。
28.硬连线控制器主要由哪几部分构成?它是如何产生控制信号的? 29.系统总线接口有哪几项基本功能? 30.基本的DMA控制器的主要部件有哪些?
31.简述多重中断系统中CPU响应处理一次中断的步骤。 五、计算题(本大题共1小题，10分)
32.用原码加减交替一位除法进行7÷2运算。要求写出每一步运算过程及运算结果。 六、设计题(本大题共2小题，第33小题15分，第34小题10分，共25分)
33.用64×4位/片的SRAM存储器芯片设计一个总容量为256字节存储器，CPU地址总线为A15～A0(低位)，双向数据总线D7～D0(低位)，读写控制信号为R/W，芯片的片选控制信号为CS。 请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。
34.单总线CPU结构如下图所示，其中有运算部件ALU、寄存器Y和Z，通用寄存器R0～R3、指令寄存器IR、程序计数器PC、主存地址寄存器MAR和主存数据寄存器MDR等部件。试拟出CPU读取并执行取数指令LOAD R0，(A)的流程。指令中R0表示目的寻址为寄存器寻址，(A)表示源寻址为存储器间接寻址。
第 21 页 共 31 页
计算机组成原理试题
一、单项选择题(本大题共20小题，每小题2分，共40分)
在下列每小题的四个备选答案中选出一个正确答案，并将其字母标号填入题干的括号内。错选、多选或未选均无分。 1.若真值X=-1011，则X补=（ ）
A.1.0101 B.10101 C.1.0100 D.10100 2.设十六进制数为A3.5，则相应的十进制数为（ ） A.172.5 B.179.3125 C.163.3125 D.188.5 3.补码加减运算是指（ ）
A.操作数用补码表示，符号位单独处理 B.操作数用补码表示，连同符号位一起相加 C.操作数用补码表示，将加数变补，然后相加 D.操作数用补码表示，将被加数变补，然后相加 4.定点小数的补码表示范围是（ ） A.-1＜x＜1 B.-1＜x≤1 C.-1≤x＜1 D.-1≤x≤1 5.中央处理器包含（ ） A.运算器和主存储器 B.控制器和主存储器 C.运算器和控制器 D.运算器和输入输出接口
第 22 页 共 31 页
6.要访问容量为32KB的主存储器，至少需要二进制数地址（ ） A.13位 B.14位 C.15位 D.16位 7.动态RAM的特点是（ ） A.工作中存储内容会产生变化 B.工作中需要动态地改变访存地址
C.每次读出后，需根据原存内容重写一次
D.每隔一定时间，需要根据原存内容重写一遍
8.下列存储器中可在线改写的只读存储器是（ ） A.EEPROM B.EPROM C.ROM D.RAM
9.在计算机的层次化存储器结构中，虚拟存储器是指（ ） A.将主存储器当作高速缓存使用 B.将高速缓存当作主存储器使用 C.将辅助存储器当作主存储器使用 D.将主存储器当作辅助存储器使用 10.单地址指令（ ）
A.只能对单操作数进行加工处理 B.只能对双操作数进行加工处理
C.既能对单操作数进行加工处理，也能对双操作数进行运算 D.无处理双操作数的功能
11.堆栈指针SP的内容是（ ） A.栈顶地址 B.栈顶内容 C.栈底地址 D.栈底内容 12.在同步控制方式中（ ） A.各指令的执行时间相同
B.各指令占用的机器周期数相同 C.由统一的时序信号进行定时控制 D. CPU必须采用微程序控制方式
13.CPU响应DMA请求的时间是（ ） A.必须在一条指令执行完毕 B.必须在一个总线周期结束 C.可在任一时钟周期结束 D.在判明设有中断请求之后 14.在微程序控制中，机器指令和微指令的关系是（ ） A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段微程序来解释执行
C.一段机器指令组成的工作程序，可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成 15.微程序存放在（ ） A.主存中 B.堆栈中 C.CPU中 D.磁盘中
16.下列设备中，适合通过DMA方式与主机进行信息交换的是（ ）
第 23 页 共 31 页
A.键盘 B.电传输入机 C.针式打印机 D.磁盘 17.串行接口是指（ ）
A.接口与系统总线之间采取串行传送 B.接口与外围设备之间采取串行传送 C.接口的两侧采取串行传送 D.接口内部只能串行传送
18.向量中断的向量地址是（ ） A.通过软件查询产生 B.由中断服务程序统一产生 C.由中断源硬件提供 D.由处理程序直接查表获得 19.中断屏蔽字的作用是（ ） A.暂停外设对主存的访问 B.暂停对某些中断的响应 C.暂停对一切中断的响应 D.暂停CPU对主存的访问 20.在调相制记录方式中（ ）
A.相邻位单元交界处必须变换磁化电流方向 B.相邻位单元交界处，电流方向不变
C.当相邻两位数值相同时，交界处变换电流方向 D.当相邻两位数值不同时，交界外变换电流方向 二、名词解释题（本大题共3小题，每小题3分，共9分） 21.微程序 22.主设备 23.中断嵌套
三、简答题（本大题共5小题，每小题4分，共20分） 24.高速缓存Cache用来存放什么内容?设置它的主要目的是什么?
25.什么是堆栈?说明堆栈指针SP的作用。
26.简述微程序控制方式的基本思想。它有什么优点和缺点?
27.什么是中断?请说明它的特点和适用场合。
28.什么是串行总线?什么是并行总线?试比较它们的应用场合。 四、简单应用题(本大题共2小题，每小题9分，共18分)
29.用Booth算法计算－4×3的4位补码乘法运算，要求写出每一步运算过程及运算结果。
30.设有单总线CPU的计算机结构如图所示。试写出指令ADD(R1)，R0的执行流程。其中，(R1)表示寄存器间接寻址，R0表示寄存器寻址，指令功能为加法。
五、设计题(本大题共1小题，13分)
31.用512×4位/片的存储芯片构成2KB存储器，地址线A15～A0(低)，数据线为D7～D0，读写控
制信号为R/W，访存请求信号为MREQ，存储器芯片控制信号有CS和WE。请回答：①加至各芯片的地址线是哪几位?②分别写出四个片选信号的逻辑式。③画出存储器逻辑图(芯片级)。
第 24 页 共 31 页
计算机组成复习题
一、填空题
1. 设二进制数X=2
＋100
×（—0.10101100），用15个二进制位来表示它的浮点数，阶码用5位，其
中阶符用2位；尾数用10位，其中符号用2位（2100中的100为二进制数） （1）阶码用补码表示，尾数用原码表示的X的机器数为：
阶码00 100 ；尾数11.10101100 。
（2）阶码用移码表示，尾数用补码表示的X的机器数为：
阶码01 100 ；尾数11.01010100 。
2．生成多项式G（X）=X4+X1+X0 对应的二进制数为 10011 ，以此多项式进行CRC编码，其
校验位的位数是 4 位。
3. 微程序控制器的核心部件是存储微程序的 控制存储器 ，它一般用ROM构成。
4. 512K×16的存储器中，由64K×1的2164RAM芯片构成（芯片内是4个128×128结构），问总共需要 128 个RAM芯片，采用分散式刷新，如最大刷新间隔不超过2ms，则刷新信号的周期是 15.6μs ；若采用集中式刷新，设读写周期为0.1μs，存储器刷新一遍最少用12.8 。刷新计数器有 7位。
5. 微程序控制器中，微程序由若干条 微指令 组成，存放在控制存储器中；相应指令的第一条微指令的地址由操作码译码得到，之后下一条微指令的地址由 微指令的下址字段 指出。
6. 硬布线控制的控制器由逻辑线路直接连线产生全机所需的操作控制命令。
7. 虚拟存储器指的是主存－辅存层次，在运行时，CPU根据程序指令地址生成的地址是逻辑地址（虚地址），该地址经过转换形成物理地址（实地址）。
8.CPU可以直接访问 高速缓存（cache） 和 主存 ，但不能直接访问磁盘和光盘。
9. 构成运算器的核心部件是 算术逻辑单元 ，而该核心部件的基本逻辑结构是 超前进位加法器 ，如目前国际流行的SN74181就是这种结构。
10. 决定指令执行顺序的寄存器是 程序计数器 ，而记录指令执行结构的状态的寄存器是 标志寄存器 ，在发生中断时，它们将会被保存在 堆栈 中。
11. 设基址寄存器内容为0400H，PC的内容为2000H，则指令的地址码部分为50H，内存中部分单元的内容如下：
地址：内容 地址：内容 0050H：1200H 1200H：1550H 0400H：1300H 143FH：103FH 0450H：1400H 2050H：2400H 1050H：1150H 2400H：0400H 1150H：1500H
第 25 页 共 31 页