写出若当前指令为下列各种寻址方式时，操作数是多少？ （1）立即寻址方式：操作数为 50H 。 （2）间接寻址方式：操作数为 1550H 。 （3）基址寻址方式：操作数为 1400H 。 （4）相对寻址方式：操作数为 2400H 。
12. 主存储器容量为16MB，虚存容量为4GB，则虚拟地址为 32 位，物理地址为 24 位，如果页面大小为4KB，则页表的长度为 220 。
13. 微程序控制器中，微程序由若干条微指令组成，存放在控制存储器中；相应指令的第一条微指令的地址由 操作码译码 得到，之后下一条微指令的地址由 微指令的下址字段 指出。 14. 设X的符号为Xf，Y的符号为Yf，运算结果的符号为Sf，则判断溢出的逻辑表达式为V=XfYfSf?XfYfSf，即两个符号相同的数相运算，其运算结果符号相反则溢出。
15. 从计算机指令系统设计的角度，可将计算机分为复杂指令集系统计算机和 精简指令集计算机系统 。
16. 假设微处理器的主振频率为200MHZ，每个指令周期平均为2.5个CPU周期，每个CPU周期平均包括2个主频周期，则它的平均运算速度近似为 40 MIPS。 17. 若采用偶校验，数据0011011的校验位是 0 。
18. 某模型机如下图所示，→代表控制信号，?代表数据信号，请在横线上填入计算机硬件系统基本组成部件的名称。
A B
CPU D E C A是 运算器 B是 控制器 C是 存储器 D是 输入设备 E是 输出设备
19. 在定点运算中，当运算结果超出 机器数表达范围 时称为溢出，若用双符号S0′S0的补码表示，则当S0′S0 为 10或01 时为溢出。
20. CPU通常至少有 程序计数器（PC），指令寄存器（IR），地址寄存器（AR）、数据寄存器、程序状态字寄存器（PSW）和累加器六个寄存器。
第 26 页 共 31 页
二、选择题
1. 组成一个运算器需要多个部件，但下面所列( D )不是组成运算器的部件。 A. 状态寄存器 B. 数据总线 C. ALU D. 地址寄存器 2. 存储周期是指( D )。 A. 存储器的读出时间
B. 存储器进行连续读和写操作所允许的最短时间间隔 C. 存储器的写入时间
D. 存储器进行连续写操作所允许的最短时间间隔
3. 采用寄存器间接寻址方式，则操作数在 ( A )中。
A. 主存 B.寄存器 C. 直接存取存储器 D. 磁盘 4. 在指令格式中，采用扩展操作码设计方案的目的是 ( C )。 A. 减少指令字长度 B. 增加指令字长度 C. 保持指令字长度不变而增加指令操作的数量 D. 保持指令字长度不变而增加寻址空间 5. 设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量（用补码表示）。每当CPU从存储器取出第一个字节时，即自动完成（PC）+1→PC。若该指令的地址为2003H，要求转移到200AH地址，则该转移指令第二字节的内容应为 ( A )。 A. 05H B. 06H C. 07H D.08H 6. 关于超前进位加法器，以下叙述错误的是（ B ）。 A. 超前进位解决的问题是进位的传递速度
B. 各位的进位不仅与两个参加操作的数有关，还与低位的进位相关 C. 由于各位的操作数是同时给出的，各进位信号几乎可以同时产生 D. 运算速度高于串行进位加法器 7. 某一SRAM 芯片，其容量为1024*8位，除电源和接地端外，该芯片引脚的最小数目为 ( A )。 A. 20 B. 22 C. 25 D. 30 8. 计算机的存储系统是指（ D ）.
A. RAM B. ROM C. RAM和ROM D. CACHE、主存和辅存 9. 在微程序控制方式中，机器指令和微指令的关系是 ( B )。 A 每一条机器指令由一条微指令来解释执行
B 每一条机器指令由一段(或一个)微程序来解释执行
C 一段机器指令组成的工作程序可由一条微指令来解释执行 D 一条微指令由若干条机器指令组成
10. 为使虚存系统有效的发挥其预期的作用，所运行的程序应具有的特性是 ( A )。 A. 该程序不应含有过多的I/O操作 B. 该程序的大小不应超过实际的内存容量 C. 该程序的大小不应小于实际的内存容量 D. 该程序的指令间相关不应过多 11. 相联存储器是按 ( C )进行寻址的存储器。
A. 地址指定方式 B. 堆栈存储方式
C. 内容指定方式 D. 地址指定方式和堆栈存储方式结合 12. 假设微处理器的主振频率为50MHZ，两个时钟周期组成一个机器周期，平均三个机器周期完成一条指令，则它的平均运算速度近似为 ( C )MIPS。
A. 2 B. 3 C. 8 D.15 13. 下列叙述中，不能反映RISC特征的是 ( D ) 。
A. 简单的指令系统 B. 指令长度不可变 C. 执行每条指令所需的机器周期数的平均值小于2 D. 使用微程序控制器 14. 采用增量与下地址结合方式产生后继微指令地址，其基本思想是 ( B )。
第 27 页 共 31 页
A、 用程序计数器PC来产生后继微指令地址
B、 通过微指令顺序控制字段中由设计者指定或者由设计者指定的判断字段，控制产生后继微指令
地址；
C、 用微程序计数加MPC来产生后继微指令地址；
D、 通过指令中指定一个专门字段来控制产生后继微指令地址。
15. 微型机系统中，主机和高速硬盘进行数据交换一般采用（ D ）方式。
A. 程序中断方式 B.程序直接控制 C.通道方式 D.直接存储器存取（DMA）
16. 50多年来，计算机系统结构有了很大新发展，但原则上变化不大，习惯上仍称之为 D 机。
A.牛顿 B.爱因斯坦 C.爱迪生 D. 冯. 诺依曼 17.一条指令通常分为两个部分：______A_______和地址码。
A. 操作码 B. 微操作码 C. 控制码 D. 微地址码 18. 浮点数的表示范围和精度取决于 A 。
A. 阶码的位数和尾数的位数； B. 阶码采用的编码和尾数的位数； C. 阶码采用的编码和尾数采用的编码；D. 阶码的位数和尾数采用的编码。 19. 串行运算器是一种最简单的运算器，其运算规则是：按时间先后次序 A 。 A. 由低位到高位逐位运算 B. 由高位到低位逐位运算 C. 由低位到高位先行进位运算 D. 由高位到低位先行借位运算 20. 浮点数N=M×RE，若阶的基数R＝2，则下列补码 C 为规格化的数。 A. 0.00101110 B. 1.11001010 C. 1.01010011 D. 0.01001001
三、分析计算或设计
1. 已知 x=0.1011，y=－0.1001 ，用补码两位乘法计算x×y (要求过程) 。 2.已知 X=2-01×（+0.101101），Y=2+11×（－0.100110），求X×Y。（要求阶码用双符号位移码表示并运算，尾数用补码表示并用补码二位乘法计算）
3.设生成多项式为x3＋x1＋1，试写出对应的二进制码，并计算数据信息1010101的CRC编码。 4. 某计算机的字长为16位，存储器按字编址，访存指令如下：
15 11 10 9 8 7 0 OP M A 图1 指令格式示意图
M值 寻址方式 M值 寻址方式 0 1 立即寻址 直接寻址 2 3 间接寻址 变址寻址 4 相对寻址 寻址模式表
其中OP是操作码，M定义寻址方式（见表），A为形式地址。设PC和Rx分别为程序计数器和变址寄存器,字长为16位。问： (1) 该格式能定义多少种指令?
(2) 各种寻址方式的寻址范围为多少字?
(3) 写出各种寻址方式的有效地址EA的计算式。
第 28 页 共 31 页
5. 某微程序控制器中，采用直接控制微指令格式。已知全机共有微命令20个，可判断条件有4个，控制存储器的容量为128╳30位。设计微命令的具体格式。
6. 某机采用微程序控制方式，微指令字长24位，采用水平编码控制的微指令格式，采用断定方式，共有微命令30个，构成4个相互排斥类，各包含5个，8个，14个，3个微命令，外部条件3个。 1） 控制存储器的容量应为多少？ 2） 设计出具体微指令的具体格式。
7. 用4K╳4的动态RAM芯片设计一个32K╳8的按字节单元编址的存储器。4个32*32存储矩阵 1） 需要多少芯片？
2） 该存储器的刷新地址计数器应为多少位？
8.存储器分布图如下所示（按字节编址），现有芯片ROM 8K╳8和RAM 8K╳4，设计此存储系统，将RAM和ROM与CPU连接。 RAM1 0000H—1FFFH RAM2 2000H—3FFFH 空 4000H—5FFFH ROM 6000H—7FFFH
9. 一个组相联地址映像cache由64个存储块构成，每组包含4个存储块。主存包含4096个存储块，每块由8个字组成，每字为32位。存储器按字节编址，访存地址为字地址。 1） 写出cache的地址位数和地址格式。 2） 写出主存的地址位数和地址格式。 3） 画出组相联地址映像的示意图。
4） 主存地址18AB9H映射到cache 的哪个字块？
5）
10. 某机主存容量为1MB，采用两路组相联方式的Cache容量为64KB，每个数据块为256字节。CPU要顺序访问地址为20124H，60140H的两个内存单元中的数。已知访问开始时前CACHE的第二组（组号为1）中两块的主存字块标记如图所示。请问： 1）写出cache的地址位数和地址格式。 2）写出主存的地址位数和地址格式。
3）上述两个数能否从CACHE中读取，若能，给出实际访问的CACHE地址；若不能，请说明应该如何做，才能从CACHE中读取（LRU算法）。 组1
0号块 1号块
第 29 页 共 31 页
00100（二进制） 01011（二进制） 11.设主存容量为4MB，虚存容量1GB，页面大小为4KB。 1） 写出主存地址格式。 2） 写出虚存地址格式。 3） 页表长度为多少？
12. 设某虚拟存储器有如下快表放在相联存储器中，其容量为8个存储单元，问按如下三个虚拟地址访问，主存的实际地址码各是多少？若无法形成主存地址，将会如何处理。（均为16进制） 页号 本页在主存起始地址 42 40000 25 38000 7 96000 15 0324 6 60000 7 0128 4 40000 48 0516 15 80000 页号 页内地址 5 50000 30 70000 13. 某计算机字长16位，运算器16位，有16个通用寄存器，8种寻址方式，主存容量为64K字，指令中地址码有寻址方式字段和寄存器字段组成，试问： 7） 双操作数指令最多有多少条？ 8） 单操作数指令最多有多少条？ 9） 间接寻址的范围有多大？ 10） 直接寻址的范围有多大？
14. 某计算机字长16位，主存容量64KB，包含8个16位通用寄存器，采用单地址指令，共有100条指令，采用寄存器直接、存储器间接、变址和相对四种寻址方式，请设计该指令系统（即指令格式）并说明你的设计思想。
15. 设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量（用补码表示）。每当CPU从存储器取出第一个字节时，即自动完成（PC）+1→PC。设该指令的地址为2003H，要求转移到200AH，则转移指令的第二字节的内容为 多少？若为2008H，要求转移到2001H地址，则该转移指令第二字节的内容应为什么？
第 30 页 共 31 页
16．已知某运算器的基本结构如图所示，它具有+（加）、-（减）、M（传送）三种操作。 1） 写出图中1-12表示的运算器操作的微命令； 2） 指出相斥性微操作；
3） 若控制存储器容量为512*17，设计适合此运算器的微指令格式。
4 R1 10 5 R2 11 6 7 8 R3 12
18. 简述SRAM和DRAM的区别。
19. 简述同步控制方式和异步控制方式的区别。
20. 静态存储器（SRAM）依靠什么来存储信息？为什么称为“静态”存储器？
9 锁存器A 锁存器B ALU 1 BUS 3 2 第 31 页 共 31 页