本科毕业设计说明书（论文）
第 16 页 共 37 页
图3.1 AT89C51引脚图
·VCC：电源电压 ·GND：地
·P0口：P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的力式驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。
在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
·Pl口：P1口是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级叫可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。
Flash编程和程序校验期间，P1接收低8位地址。
·P2口：P2口是一个带有内部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。
在访问外部序程存储器或16位地址的外部数据存储器（例如执行MOVX@DPTR指令）时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器（如执行MOVX @RI指令）时，P2口线上的内容（也即特殊功能寄存器区中R2寄存器的内容），在整
16
本科毕业设计说明书（论文）
个访问期间不改变。
Flash编程或校验时，P2亦接收高位地址和其它控制信号。
第 17 页 共 37 页
·P3口：P3口是一组带有内部上拉电阻的8位双向I/O口。P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。作输入端时，被外部拉低的P3口将用上拉电阻输出电流（IIL）。
P3口除了作为一般的I/0口线外，更重要的用途是它的第二功能，如下表3.1所示。P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。
表3.1 P3口第二功能 端口引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 第二功能 RXD（串行输入口） TXD（串行输出口） INT0（外中断0） INT1（外中断1） T0（定时/计数器0） T1（定时/计数器1） WR（外部数据存储器写选通） RD（外部数据存储去读选通）
·RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。
·ALE：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE仍以时钟振荡频率的1/6输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。
对Flash存储器编程期间，该引脚还用于输入编程脉冲（CS）。
如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条MOVX和MOVC指令ALE才会被激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE无效。
·PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C51由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。在此期间，当访问外部数据存储器，这两次有效的PSEN信号不出现。
·EA/VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接VCC端），CPU则执行内部程序存储器中的指
17
本科毕业设计说明书（论文）
令。
第 18 页 共 37 页
Flash存储器编程时，该引脚加上+12V的编程允许电源Vpp,当然这必须是该器件是使用12V编程电压Vpp。
·XTAL1：振荡器反相放大器及内部时钟发生器的输入端。 ·XTAL2：振荡器反相放大器的输出端。 ·时钟振荡器：
XTAL2XTAL1GND
图3.2 外部振荡电路
AT89C51中有一个用于构成内部振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器，振荡电路参见图3-2。外接石英晶体（或陶瓷谐振器）及电容C1、C2接在放大器的反馈回路中构成并联振荡电路。对外接电容C1、C2虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性。采用外部时钟的电路如图3.2所示，这种情况下，外部时钟脉冲接到XTAL1端，即内部时钟发生器的输入端，XTAL2则悬空。
3.3 本系统硬件电路部分
本系统硬件电路主要包括：单片机主系统电路、时钟电路、数据的存储扩展电路、LED显示电路等组成。 3.3.1 系统的工作原理
系统采用AT89C51单片机来实现。用湿度检测电路中的湿敏电阻对土壤湿度进行采集，所得电流信号经处理得到可用的电压信号，输入到A/D转换器ADC0809转换成数字信号进行处理。系统将检测得土壤的湿度值，送到LED显示电路显示，从而实现对土壤湿度的监测监控，能进行适度范围设置和显示，同时通过模糊控制算法实现对水泵开关的只能控制。该电路主要由AT89C51系统电路、电源电路、湿度检测电路、显示电路、开关控制电路等组成。软件选用汇编语言编程。单片机可将土壤湿度传感器检测到的土壤
18
本科毕业设计说明书（论文）
湿度模拟量转换成数字量，并传输给控制系统检测是否该灌溉。 3.3.2 单片机主系统电路
第 19 页 共 37 页
AT89C51单片机是51系列单片机的一个成员，是8051单片机的简化版。内部自带2K字节可编程FLASH存储器的低电压、高性能COMS八位微处理器，与Intel MCS-51系列单片机的指令和输出管脚相兼容。由于将多功能八位CPU和闪速存储器结合在单个芯片中，因此，AT89C2051构成的单片机系统是具有结构最简单、造价最低廉、效率最高的微控制系统，省去了外部的RAM、ROM和接口器件，减少了硬件开销，节省了成本，提高了系统的性价比，如图3.3。
C1100nX1Vcc 5vCRYSTAL19XTAL1XTAL2P0.0/AD0P0.1/AD1P0.2/AD2P0.3/AD3P0.4/AD4P0.5/AD5P0.6/AD6P0.7/AD7P2.0/A8P2.1/A9P2.2/A10P2.3/A11P2.4/A12P2.5/A13P2.6/A14P2.7/A15P3.0/RXDP3.1/TXDP3.2/INT0P3.3/INT1P3.4/T0P3.5/T1P3.6/WRP3.7/RD393837363534333221222324252627281011121314151617D0D1D2D3D4D5D6D7C2100n189C3100n293031RSTPSENALEEAR610kR11k12345678P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7AT89C51 图3.3 单片机主机系统图 3.3.3 时钟电路
单片机的时钟信号用来提供单片机片内各种微操作的时间基准，时钟信号通常用两种电路形式得到:内部振荡和外部振荡。MCS-51单片机内部有一个用于构成振荡器的高
19
本科毕业设计说明书（论文）
第 20 页 共 37 页
增益反向放大器，引脚XTALl和XTAL2分别是此放大电器的输入端和输出端，由于采用内部方式时，电路简单，所得的时钟信号比较稳定，实际使用中常采用这种方式，如图3所示在其外接晶体振荡器(简称晶振)或陶瓷谐振器就构成了内部振荡方式，片内高增益反向放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起可构成一个自激振荡器并产生振荡时钟脉冲。
图3.3中外接晶体以及电容C2和C1构成并联谐振电路，它们起稳定振荡频 率、快速起振的作用，其值均为30P左右，晶振频率选6MHz。RESET 3.3.4 数据存储的扩展电路
AT89C51单片机外接数据RAM时，P2口输出存储器地址的高8位，PO口分时输出地址的低8位和传送指令字节或数据。PO口先输出低8位地址信号，在ALE有效时将它锁存到外部地址锁存器中，然后PO口作为数据总线使用，此处地址锁存器选用74LS373，实际电路图连接如图3.4所示。
347813141718111U3D0D1D2D3D4D5D6D7OELE74LS373Q0Q1Q2Q3Q4Q5Q6Q72A05A16A291215161987654321232219182021U5A0A1A2A3A4A5A6A7A8A9A10CEOEWE6116D0D1D2D3D4D5D6D7910111314151617
20