东南大学成贤学院课程设计论文
AT89S52T2/P1.0T2EX/P1.1P1.2P1.3P1.4MOSI/P1.5MISO/P1.6SCK/P1.7RSTRXD/P3.0TXD/P3.1INT1/P3.3INT0/P3.2T0/P3.4T1/P3.5WR/P3.6RD/P3.7XTAL2XTAL1GND12345678910111213141515171819204039383736353433323130292827262524232221VCCP0.0/AD0P0.1/AD1P0.2/AD2P0.3/AD3P0.4/AD4P0.5/AD5P0.6/AD6P0.7/AD7EA/VPPALE/PROGPSENP2.7/A15P2.6/A14P2.5/A13P2.4/A12P2.3/A11P2.2/A10P2.1/A9P2.0/A8
（2）可在线ISP编程的8KB片内flash存储器
（3）256B的片内数据存储器；
（4）可编程的32根I/O口线（P0~P3）； （5）4.0V~5.5V电压操作范围 （6）3个可编程定时器；
（7）双数据指针DPTR0和DPTR1；
（8）具有8个中断源、6个中断矢量、2级优先权的中断系统； （9）可在空闲和掉电两种低功耗方式运行； （10）3级程序锁定位；
（11）全双工的UART串行通信口； （12）1个看门狗定时器WDT；
（13）具有断电标志位POF；
（14）振荡器和时钟电路的全静态工作频率为0~30MHz； （15）与MCS-51单片机产品完全兼容。
1.4频率合成器
1.4.1锁相环路频率合成器的组成与工作原理 （1）直接分频式锁相频率合成器
直接式频率合成器构成如图3.2所示。它仅在锁相环的反馈支路中插入一个可编程控制的分频器（N）。
如图所示，高稳定度参考振荡信号经R次分频后，得到频率为fR的参考脉冲信号。同时压控振荡器输出经N次分频后得到频率为fN的脉冲信号，它们通过鉴相器进行比相。当环路处于锁定时，fR=fN=f0/N，则：
fo?NfN?NfR
显然，只要改变分频比N，即可达到改变输出频率fo的目的，从而实现了由fR合成fo的任务。在该电路中，输出频率点间隔?f?fR
5
东南大学成贤学院课程设计论文
2.3.3 直接式频率合成器的组成:
1.4.2 吞脉冲式频率合成器的组成:
fo?NfN?NfR吞脉冲分频式频率合成器：
在实际应用中，特别在超高频工作情况下，为降低N分频器的输入频率，通常在N分频器与压控振荡器之间插入高速前置分频器）（÷P）以后，使频率合成器的输出频率点间隔扩大了P倍，这是我们所不希望的结果。
为了在给定的频段内合成更多的离散频率点，需减小上述方案之频率点间隔PfR。为此，在实际通信设备中通常采用双模前置分频器（÷P/（P+1））和含有吞食计数器的可编程分频器。其构成框图如上图所示，一般称它为吞脉冲PLL频率合成器。
通常N计数（分频）器的级数大于A计数器的级数，即N>A。在计数循环开始时，模式控制信号MC=0，前置分频比为P+1，这样A计数器每次比另一前置分频模式（P）多吞食一个脉冲。由于N、A计数器同时开始计数，A先计满，输出使模式控制逻辑状态变为MC=1，前置分频比变为P，直到N计数器计满，输出将模式控制逻辑重置成MC=0状态。这样，计数链路的总分频比是：
N??A(P?1)?P(N?A)?PN?A
fo?(PN?A)fR?PNfR
?AfR
可见，吞脉冲式频率合成器的输出频率点间隔仍然为fR
1.4.3 MC145146并行码输入集成锁相环频率合成器
MC145146的内部组成
6
东南大学成贤学院课程设计论文
MC145146是由四位总线输入，锁存器选通和地址编程的大规模单片集成锁相环双模频率合成器。图3.4给出其方框图。
MC145146内含有三个计数器，其中10位÷N（N=3～1023）计数器和7位÷A（A=3～127）计数器组成吞脉冲程序分频器，12位÷R（R=3～4095）计数器为参考分频器，12位÷R（R=3～
4095）计数器为参考分频器。
地址码与锁存器的选通关系见下表
MC145146的内部框图
表3-1 MC145146地址码与锁存器的选通关系
A2 A1 A0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 20、
1 1 1 被选锁存器 0 1 2 3 4 5 6 7 功能 ÷A ÷A ÷N ÷N ÷N ÷R ÷R ÷R D0 D1 D2 D3 0 1 2 3 4 5 6 - 0 1 2 3 4 5 6 7 8 9 - - 0 1 2 3 4 5 6 7 8 9 10 11 的引脚 ·引脚1、2、
MC145146
19（D1、D2、D3、D4）：数字输入端，将输入信号交流耦合到此引脚，其输入信
号频率应小于30MHz；
·引脚6、4（VDD、VSS）：正电源与负电源，通常VSS接地。 ·引脚11、10、9（A2、A1、A0）；参考地址码输入端，用于选择内部锁存器； ·引脚17、16（ΦR、ΦV）：鉴相器双输出端，用于输出环路误差信号；
·引脚14（MC）为模式控制端，输出的模式控制信号加到双模前置分频器，即可
7
东南大学成贤学院课程设计论文
以实现模式变换；
·引脚7、8（oscin、oscout）为参考振荡端，当两端接上一并联谐振晶体时，便组成一个参考频率振荡器； ·引脚3（fin）：输入端，将前置分频器的输出信号交流耦合到此引脚，其输入信号频率应小于30MHz；
·引脚15（fv）：输出端，该信号是经N分频器分频后输入到鉴相器信号。 ·引脚18（fR）：输出端，该信号是参考振荡器产生的信号经R分频器分频的信号，也是鉴相器的另一个输入信号。
·引脚13（LD）：为锁定检测端，用于检测锁定，当环路锁定时，LD为高电平，当环路失锁时，LD为低电平。
·引脚5（PDout）：鉴相器单输出端，用于输出环路误差信号。 ·引脚12（ST）：启动输入端。
MC145146的基本特性：
（1） R分频器分频比变化范围为3～4095； （2） N分频器分频比变化范围为3～1023； （3） A计数器分频比变化范围为3～127； （4） 编程控制方式：并行码分布输入； （5） 最高输入与振荡频率：>30MHz；
（6） 参考信号为片内振荡或外接输入，鉴相特性为线型； （7） 电源：+5V； （8）工艺：CMOS；
（9）封装：20引线双列直插。
显然，MC145146在实际应用时需外接环路滤波器LF、压控振荡器VCO和双模前置分频器。
8
东南大学成贤学院课程设计论文
第二章 课程目的
2.1树立正确的设计理念
什么是好的电路设计？
在满足产品性能指标的前提下，追求电路简单、成本低、可靠性高、
2.2学会项目的设计流程
学会理解指标、分解指标、确定指标（自上而下，层层分解、确定指标）；
2.3养成良好的研究习惯
习惯成自然，好习惯使你受益终身
2.3巩固与知新
子曰：学而时习之 不已悦乎 温故而知新
9