十八．时序逻辑电路分析与设计
1、试分析如图所示的时序逻辑电路，要求： （1）列出驱动方程、状态方程 （2）Q2、Q1、Q0状态表，画出状态图
（3）画出在CP脉冲作用下三个触发器的状态信号和Y的波形图,设三个触发器的初态均为0。
nnn解：（1） 驱动方程：J0 = K0 = 1 J1 = K1 = Q0 J2 = K2 = Q1Q0
Q0n?1?Q0n Q1n?1nnnn?1nnnn?Q0Q1n?Q0Q1 Q2?Q1nQ0Q2?Q1nQ0Q2
（2） 状态表
Q2n Q1n Q0n Q2n+1Q1n+1 Q0n+1 000 001
001 010
010 011 100 101 110 111 011 100 101 110 111 000 触发器构成模8计数器，数据选择器74151产生所需序列10001111
十九、如图6所示电路中X为控制端；试分析当X=0和X=1时电路的逻辑功能；写出
驱动方程、状态方程和状态图，并画出当X=1时的时序图； (设初始状态Q1Q0=11)。
解： 驱动方程
&X=1FF11JC11KQ1Q1FF01JC11KQ0Q0ZJ0?K0?1J1?K1?X?Q0 Z?XQ1Q0状态方程
CP0/0QQ
n?11n?10?J1Q1?K1Q1?(X?Q0)Q1?X?Q0Q1?X?Q0?Q1?J0Q0?K0Q0?Q0
0/0001/0011/11/01/00/0X/Z状态图
1110Q1Q00/0当外部输入X=0时，状态转移按00→01→10→11→00→…规律变化，实现模4加法计数器的功能；当X=1时，状态转移按00→11→10→01→00→…规律变化，实现模4减法计数器的功能。所以，该电路是一个同步模4可逆计数器。X为加/减控制信号，Z为借位输出
二十、电路如题图所示，其中RA=RB=10kΩ,C=0.1μf，试问：
1）．在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=? 2）．分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，列出状态转换表，画出完整的状态转换图；
3）．设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=6/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？
解：1）．多谐振荡器 f0=476Hz；
2）．写出驱动方程、状态方程，列出状态转换000->100->110->111->011->001->回到100；
nJ1?Q2;nK?Q;12
J2?Q3n;K2?Q3n;nJ3?Q2;K3?Q1n
nnnQ1n?1?Q2Q1n?Q2Q1n?Q2n?1nnQ2?Q3nQ2?Q3nQ2?Q3nnQ3n?1?Q2Q3n?Q1nQ3n
3）．Q3Q2Q1=100；
二十一、画出题图（a）、（b）的状态转换图，分别说明它们是几进制计数器。
解：11进制，12进制，67进制
二十二、分析如下电路
(1)同步十制集成计数器CT74160的功能表如下所示。
说明下图所示电路为几进制计数器，并画出其有效循环状态图；
CT74160的功能表
2)用反馈清零法将其构成一个同步37进制计数器。
二十三、给出同步十进制集成计数器CT74160的功能表。74LS138为3线—8线译码器；
（1） 说明题图所示电路中CT74160构成的是几进制计数器？并画出其有效循
环状态图；
（2） 画出在图8给定的CP脉冲作用下输出Y的波形图
（3） 用整体清零法将两片CT74160构成一个同步36进制BCD码计数器。
解：（1）5进制，0000—0001—0010—0011—0100—0000
（2）
（3）先同步级联再反馈清零，清零逻辑：CR=Q5Q4Q2Q1(0011，0110)
二十四、在图示电路中，Ra、Rb、R1、R2分别为四个4位移位寄存器，其移位方向如图示为右移，设Ra、Rb内已存有二进制数码（见图），则在第四个CP脉冲作用后，移位寄存器R1中的数码为 ，R2中的数码为 ；