第四次讨论课题
姓名 xx xx xx xx
文档：xx
1、 使用一片163和逻辑门设计产生7, 8, 9, 12, 13循环计数序列，要求计数值为
7的时候输出1个周期的高电平，使用MULTISIM或其他工具仿真验证。 总结并讨论：利用163产生类似循环计数序列的设计思路和技巧。 解：利用预置复位法，当计数器运行到9（1001）时，置位到12（1100） 当计数器运行到13（1101）时，置位到7（0111）。所以在1001和1101处LD端有效。因此可以设置LD=（QDQA）'；
又因为1001→1100；1101→0111。观察可设计D=QC';C=1;B=QC;A=B。 Multisim仿真设计电路连接如下：
学号 xx xx xx xx
·
文档：xx
2、 总结7、8章内容，用多种不同的方案设计序列发生器110111，讨论自启动。
提示： 利用触发器设计（讨论序列长度和触发器个数的关系）；
利用MSI计数器设计（如163，扩展讨论：163+组合芯片，实现任意序列发生器的结构）；
利用移位寄存器设计（讨论需要多少触发器？触发器个数仅与序列长度相关吗？）
2.1序列信号发生器的原理介绍
在数字电路设计中，有些时候需用一组非常特殊的数字信号。一般情况下我们就将这种特殊的串行数字信号叫做序列信号。生成这样的一组特定序列信号的电路叫做序列信号发生器。
2.2利用触发器设计
110111序列有6个状态，这里用D触发器构成模6计数器，同时我们需要[log26]=3个，推广一下如果一个序列有n个序列，对于D触发器需要[log2??]个。
这里我们用二进制模6计数器产生序列110111，在同步时钟CLK的作用下，3个D触发器输出??3??2??1，顺序从000→001→010→011→100→101→000→?,同时在输出端Z输出序列110111，由分析可知状态/输出表如下: ???????????? 000 001 010 011 100 101 ??????????????? Z 1 1 0 1 1 1 ???????????? 001 010 011 100 101 000 001 010 011 100 101 000 由上述真值表可以得到激励函数和输出函数的表达式，没有用到的110,111状态可以用无关项表示。 ??1= ??3??2??1(0,2,4)+d(6,7), ??2= ??3??2??1(1,2)+d(6,7),
·
,??3= ??3??2??1(3,4)+d(6,7), Z= ??3??2??1(0,1,3,4,5)+d(6,7) 分别用卡诺图化简：
·
·
构成实际电路是用与门和或门以及D触发器，如下是电路图：
2.3利用MSI计数器设计
这里用74x151和74x163进行计数器的设计，步骤如下： （1） 如果序列长度为n,则将计数器接成n进制的计数器； （2） 将数据选择器的数据输入接成“??0→????”想要的序列； （3） 将计数器的输出端接到选择器的输入端； 产生一个110111序列（置数法），电路图如下：
·