基于MATLAB与FPGA的OFDM调制解调器设计与仿真实现
4 硬件设计
4.1 总体方案设计
OFDM调制解调系统在硬件上有多种实现方案。本部分首先进行总体方案介绍。然后对这些方案进行方案比较与方案论证。从它们中选出一种性能最高的方案作为本设计的实施方案。然后针对这个方案进行系统与单元模块设计。
方案一：采用DSP+DUC/DDC模式实现OFDM（正交频分复用）调制解调系统。其中
DSP（Digital Signal Processor））是数字信号处理器。DUC（Digital Up Converter是数字）上变频器。DDC（Digital Down Converter是数字下变频器。在本方案中，DSP是其核
心器件.主要完成FFT/IFFT变换、数字调制和解调等任务。DUC主要完成对信号的射频调制任务。DDC主要完成对信号的射频解调任务。如图4.1所示。
图4.1 DSP+DUC/DDC模式
方案二：采用FPGA+DUC/DDC模式实现OFDM调制解调系统。其中，FPGA（Field Programmable Gata Array）是现场可编程门阵列器件。在本方案中，FPGA（现场可编程门阵列）是其核心器件。以其高速、实时、高灵活性的优点应用于数字信号处理领域。它可以完全替代方案一中的DSP完成FFT/IFFT变换、数字调制和解调等任务。如图4.2所示。
第 19 页
基于MATLAB与FPGA的OFDM调制解调器设计与仿真实现
图4.2 采用FPGA+DUC/DDC模式
方案三：采用DSP+FPGA+DUC/DDC模式实现OFDM调制解调系统。在本方案中，DSP是其核心器件，主要完成FFT/IFFT变换、数字调制和解调等任务；由于在接收端要完成信号突发检测、频率校正和定时同步等数字信号处理，所以使用FPGA完成信号的突发检测和定时任务。如图4.3所示。
图4.3 DSP+FPGA+DUC/DDC模式
方案论证与方案选择：综上所述的实现OFDM调制解调系统的三种方案。现进行方案比较与论证。然后选择一种高性能的方案。作为本设计中OFDM调制解调系统的实现方案。
首先我们进行FPGA与DSP各自特点与性能的比较，如表4.1所示。
第 20 页
基于MATLAB与FPGA的OFDM调制解调器设计与仿真实现 表4.1 FPGA与DSP性能比较
DSP 特点与应用 软件实现算法、集成度高、可编程性强、软件编程灵活性高 可为涉及复杂分析或决策分析的功能提供最佳可编程解决方案 FPGA 硬件实现算法且为并行运算、集成度高、性能稳定、速度快 可为高度并行或涉及线性处理的高速信号处理功提供最佳的可编程解决方案 通过上表对DSP和FPGA各自特点的比较与分析可以看出：使用FPGA实现OFDM比使用DSP性能更高且更加简单。综合以上的对比与分析，本设计选择方案二（FPGA+DUC/DDC模式）作为OFDM制解调系统的实现方案。
4.2 单元模块设计
本设计采用的是FPGA+DUC/DDC模式。FPGA部分包括电源电路、时钟电路、复位电路、FLASH模块电路、SDRAM模块电路、I/O接口电路、调试电路等七个部分。DDC和DUC通过I/O接口与FPGA连接。各单元模块之间的连接如图4.4所示。
图4.4 硬件平台功能框图
第 21 页
基于MATLAB与FPGA的OFDM调制解调器设计与仿真实现 4.2.1 电源模块设计
电源部分采用5V直流电源。通过线性稳压器分别转化为3.3V和1.2V两部分电压。两部分电压分别通过并接电容接地。以到达滤波的作用。
PW_LED是电源部分指示灯。一端与地相连；另一端通过1KΩ电阻与5V电源相连。 PWR2.5是电源插座。1脚接5V电源，当电源插头未接入时，2脚与3脚相连接地；当电源插头接入时，3脚断开悬空，2脚保持接地。电源模块电路如图4.5所示。
图4.5 电源模块电路图
4.2.2 复位模块设计
复位电路通过按键开关一端与地相连，一端与FPGA芯片第26脚（nCONFIG）相连。当键入按键开关KEY时，FPGA（EP2C8Q208C8N）芯片将进入重新配置状态。复位模块如图4.6所示。
图4.6 复位模块电路
第 22 页
基于MATLAB与FPGA的OFDM调制解调器设计与仿真实现 4.2.3 时钟模块设计
有源晶体产生50MHZ的时钟通过100Ω的电阻与FPGA（EP2C8Q208C8N）芯片的第23脚（CLKN1）与第132脚（CLKN2）相连，有源晶体由3.3V电源通过10?H电感供电。时钟模块电路如图4.7所示。
图4.7 时钟模块电路图
4.2.4 LED模块设计
四个LED中，每两个LED的正极相连，然后分别通过1KΩ的上拉电阻与3.3V电源连接，LED1、LED2、LED3、LED4的负端分别与FPGA（EP2C8Q208C8N）芯片第4脚（IO/CLKUSR）、第3脚（CRC_ERROR）、第5脚（IO）、第6脚（IO）相连接。LED模块电
路如图4.8所示。
图4.8 LED模块电路图
第 23 页