1) 对于直插式电阻、电感或二极管，丝印层通常选择矩形框，位于两个焊盘内部，且两端
抽头；
2) 对于直插式电容，一般选择丝印框在焊盘之外，若是扁平的无极性电容，形状选择矩形；
若是圆柱的有极性电容，则选择圆形。 3) 对于需要进行标记的，如有极性电容的电容的正端或者二极管的正端等，除却焊盘做成
矩形外，丝印层也可视具体情况进行标记。
3.2.2. 封装制作
仍然以1/4W的M型直插电阻为例，其引脚直径20 mil，引脚间距400 mil，元件宽度约80 mil，元件长度为236mil，直插电阻封装的命名一般为AXIAL-xx形式（比如AXIAL-0.3、AXIAL-0.4），后面的xx代表焊盘中心间距为xx英寸，这里命名为AXIAL-0.4L。其封装制作步骤如下（与2.2.2节中相同的部分将省略）： 1) 放置焊盘，放置的两个焊盘如下图所示。
2) 放置元件实体区域（Place_Bound），绘制完后如下图右所示。
3) 放置丝印层（Silkscreen），选择Add->Lines，options中如下图左所示。绘制完后如下
图右所示。
4) 放置装配层（Assembly），选择Add->Lines，options中如下图左所示。放置完后如下图
右所示，装配层的矩形则表示实际元件所处位置。
5) 放置元件标示符（Labels）和器件类型（Device），如下图左所示。
6) 设置封装高度（Package Height，非必要）。设置高度为60~120 mil。
4. 表贴IC
表贴IC是目前电子系统设计过程中使用最为广泛地，本文以集成运放AD8510的SO8为例来进行叙述。其尺寸图如下所示。
4.1. 焊盘设计
4.1.1. 尺寸计算
1) 对于如SOP，SSOP，SOT等符合下图的表贴IC。其焊盘取决于四个参数：脚趾长度W，
脚趾宽度Z，脚趾指尖与芯片中心的距离D，引脚间距P，如下图：
X Z W D S 焊盘尺寸及位置计算：X=W+48 mil S=D+24 mil Y=P/2+1，当P<=26 mil；Y=Z+8，当P>26 mil。
W Y
2) 对于QFN封装，由于其引脚形式完全不同，一般遵循下述原则：
PCB I/O焊盘的设计应比QFN的I/O焊端稍大一点，焊盘内侧应设计成圆形（矩形亦可）以配合焊端的形状，详细请参考图2 和表1。
典型的QFN元件I/O焊端尺寸（mm） 焊盘间距 0.8 0.65 0.5 0.5 0.4 0.33 0.28 0.23 0.23 0.20 0.6 0.6 0.6 0.4 0.6 典型的PCB I/O焊盘设计指南（mm） 正常0.42 正常0.37 正常0.28 正常0.28 正常0.25 最小0.15 最小0.15 最小0.15 最小0.15 最小0.15 最小0.05 最小0.05 最小0.05 最小0.05 最小0.05 焊盘宽度（b） 焊盘长度（L） 焊盘宽度（X） 外延（Tout） 内延（Tin） 如果PCB有设计空间， I/O焊盘的外延长度（Tout）大于0.15mm，可以明显改善外侧
焊点形成，如果内延长度（Tin）大于0.05mm，则必须考虑与中央散热焊盘之间保留足够的 间隙，以免引起桥连。通常情况下，外延取0.25 mm，内延取0.05 mm。手工焊接时外延可更长。
以下是典型的例子：
4.1.2. 焊盘制作
参考AD8056的SO8封装尺寸，W=（16+50）/2=33 mil，P= 50mil，Z=（19.2+13.8）/2=17.5 mil，故而X取80 mil，Y取25 mil。
制作的详细过程同2.1.2，参数配置界面如下图所示。
4.2. 封装设计
4.2.1. 各层的尺寸约束
除丝印层外，表贴IC的各层约束规则与2.2.1类似，这里不再赘述。
对于丝印层，表贴IC的丝印框与引脚内边间距10mil左右，线宽5mil，形状与该IC的封装息息相关，通常为带有一定标记的矩形（如切角或者打点来表示第一脚）。对于sop等两侧引脚的封装，长度边界取IC的非引脚边界即可。丝印框内靠近第一脚打点标记，丝印框外，第一脚附近打点标记，打点线宽视元件大小而定，合适即可。对于QFP和BGA封装（引脚在芯片底部的封装），一般在丝印框上切角表示第一脚的位置。
4.2.2. 封装制作
参考AD8056的SO8封装尺寸，D=（228.4+244）/4=118.1 mil，故而S=142 mil，取140 mil。与2.2.2中重复的部分这里不再赘述。 1) 放置焊盘
可以选择批量放置焊盘，options中设置如下图左所示，放置完后如下图右所示。
2) 放置外形和标识
这里与2.2.2基本，最终的封装如下图所示：
5. 通孔IC
本文档以一个DIP8封装为例来进行说明。DIP封装的尺寸如下图所示。