然没有稳定状态，只能在两个暂稳态之问往复振荡，电路如图所示
假定G2输出为1，电容C充电，在充电开始VI1也为1。因此，该电压经Rp力口到G1输入端，Gl输出为O，电路稳定工作，C继续充电。充电电流随着充电时间延长而减小，RF两端电压下降，若降到Gl的阈值电压以下，则G1输出变为1，G2输出变为0，C反向充电。随着充电的进行，VI1达到Gl的阈值电压时，G1输出变为0，G2的输出变为1，该动作重复进行而产生振荡。电容C的充放电时间分别为T1=RfC1h3，T2=RfC1n3，振荡周期T=T1+T2=2RFC1h3≈2．2 RFC，输出波形的占空比为50％。
在电路的G1输入端串接的保护电阻RP是为了减少电容C充放电过程中CMOS门电路输入保护电路承受较大的电流冲击，且Rp>>RF 。
2.2 抢答电路 1、8路抢答开关
为8位选手提供抢答的按键，应为8个按钮开关，这样可以在松开按钮后及时复位，为下次抢答作好准备。但为节约经费和简化设计，用逻辑电平开关代替，根据要求，设初始值全为“1”，当有选手抢答时，即将开关拨至“0”时，选通。 2、优先编码器
①CD4532 这是我们学过比较熟悉的一个芯片，CD4532输入输出都是以高电平为有效电平，优先级依次为I7，I6，?I1。还有一个输入使能端EI和一个输出使能端EO，以及优先编码工作状态标志GS。
当EI=1时，编码器工作；而当EI=0时，禁止编码器工作，无论输入为多少，输出端均为低电平，GS和EO也为低电平。GS是表明芯片在工作。
②74ls148 （8-3优先编码器）在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。
引脚图
74148优先编码器为16脚的集成芯片，除电源脚VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端 由74148真值表可列输出逻辑方程为
A2 = (I4+I5+I6+I7)·EI A1 = (I2I4I5+I3I4I5+I6+7) ·EI A0 = (I1I2I4I6+I3I4I6+I5I6+I7) ·EI
使能输出端OE的逻辑方程为；OE =I0·I1·I2·I3·I4·I5·67·EI 当使能输入EI=1时，禁止编码、输出(反码)： A2,A1,A0为全高电平。 当使能输入EI=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。
扩展片优先编码输出端GS的逻辑方程为：GS = (I0+I1+I2+I3+I4+I5+I6+I7)·EI GS = 0表示“电路工作，而且有编码输入” 功能表为；
3单元电路的设计
3.1时间脉冲产生电路的设计
由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。（如上图）可得到几乎接近1HZ的信号。
3.2计数电路的设计
该电路主要是对选手抢答的时间进行限制，可根据实际情况来设定。我们设定的有效抢答时间是5S，且是10进制的减法器，这样更加具有人性化，能使选手客观的感觉到剩余的时间是多少。我们选用的是74LS190芯片。电路图如下：
3.3抢答电路的设计
该电路主要是对抢答时选手的信息（编号）进行锁存和显示。主要电路图如下图
该电路主要是以优先编码器74LS148为主芯片，因为148的输入是低电平有效，所以以开关和接地端串联、电源和限流电阻串联，在两者并联即可。这样主要是为了方便主持人的清零操作。再
148的输出端以四路锁存器74LS279进行锁存，然后通过74LS48进行译码操作即可在数码管上显示。
该电路主要是以优先编码器74LS148为主芯片，因为148的输入是低电平有效，所以以开关和接地端串联、电源和限流电阻串联，在两者并联即可。这样主要是为了方便主持人的清零操作。再把148的输出端以四路锁存器74LS279进行锁存，然后通过74LS48进行译码操作即可在数码管上显示。
3.4报警电路的设计
报警电路的设计主要是为了提醒主持人和选手此刻不能抢答。即当过了有效时间和有人抢答的时候，报警电路就会产生光电和声音报警，从而提示选手和主持人。报警电路主要以发光二极管和蜂鸣器组成。
3.5控制电路