1冯诺依曼机工作方式的基本特点是：接地址访问并顺序执行指令。2计算机经历了从器件角度划分的四代发展历程，但从体系结构来看，至今为止绝大多数计算机仍是冯诺依曼式计算机。3下列选项中不是冯诺依曼计算机的最根本特征的是指令并行执行。4计算机的外围设备是指除了cpu和内存以外的其他设备。5完整的计算机系统包括配套的硬件设备和软件系统。6至今为止，计算机的所有信息仍以二进制方式表示的理由是由物理器件的性能决定。7计算机硬件能直接执行的语言是机器语言。8下列说法中不正确的是在计算机系统的多层次结构中，汇编语言级和高级语言级是软件级，其他三家都是硬件级。9邮局对信件自动分拣，使用的计算机技术是模式识别。10下列程序中属于系统程序的是操作系统。11关于CPU主频CPI,MIPS,MFLOPS说法正确的是CPU主频只CPU系统使用的时钟脉冲，CPU是平均每条指令执行所需CPU时钟的个数。12下列各种数制的数中最
小
的
数
是
（00111001）BCD。13下列数中最大的数是
（10011001）2。14在定点机中，下列说法错误的是除补码外原码和反码不能表示负1。15在机器数补码和移码中，零的表示形式是唯一的。16针对8位二进制数下列说法中正确的是-127的反码等于0的移码。17下列说法有误差的是任何十进制小数都可以用二进制表示。18如果X为补码，由[X]补求[-X]补是将[X]补连同符号位一起各位变反，末位加1.19假定下列字符码中有奇偶校验位，但没有数据错误，采用偶检验的字符码是11001001。20设在7位字符码得最高位加1奇校验位，则下列的奇校验码中，出错的是10111000。21用一位奇偶校验法，能检测出一位存储器错的百分比是100%。22下列8421码属于有权码。23采用末位恒置1法进行舍入处
理
，
则
0.01010110011舍去最后一位后，结果0.0101011100。24下列说法正确的是定点数和浮点数都有可能产生溢出。25两补码数相加，采用1位符号位，当符号位进位和最高数位进行异或结果为1。26在定点运算器中无论采用双符号位还是单符号位，必须有溢出判断电路，它一般用
异或门来说实现。27原码加减交替除法又称为不恢复余数法，因此当某一步余数为负时，做恢复余数的操作。28在浮点机中是隐含的基数。29下列说法中浮点乘除运算需进行对阶操作。是错误的。30关于定点浮点表示法在表示范围与精度两个方面，下面叙述正确的是对字长相同的定点数和浮点数来说，浮点数虽然虽然扩大了数的表示范围，但精度降低。31采用规格化浮点数是为了增加数据的表示精度。32从下面浮点运算器的描述中选出描述正确的句子阶码部件只进行阶码相加相减和比较操作。33浮点数用补码表示，则判断运算结果是否为规格化数的方法是数符与尾数小数点后第一位字相异为规格化数。34十进制数5的单精度浮点数IEEE754代码为0100 0000 1010 0000 0000 0000 0000 0000 35加法器中每一位的绝对进位生成信号G为XiYi 36加法器采用先进性位的目的是减速传递进位信号37四片SN74181和一片SN74812器件相配合，具有如下进位传递功能，组内现行进位，组间先行进位。38计算机的存储器采用分级
存储体系的主要目的是解决存储容量，价格和存取速度间的矛盾。39存储周期是存储器进行连续读和写操作所允许的最短时间间隔。40主存储器的速度表示中，Ta(存取时间)与Tc（存取周期）的关系是Ta 确的是RAM是易失性存储器，ROM是非易失性存储器。RAM和ROM都采用随机存取的方式进行信息访问。49假定用若干个2K*4位芯片组成一个8K*8位存储器，则地址0B1FH所在芯片的最小地址是0800H。50某一RAM芯片器容量位512*8位，除电源和接地端外，该芯片引出线的最小数目应是19。51动态RAM存储器的刷新是以行为单位进行的。52某计算机主存储量为64KB，其中ROM区为16KB，其余为RAM区，按字节编制。现要用8K*4位的ROM芯片和16*4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是4,6。53一个计算机系统中，主存的容量为12MB，cache的容量为4000KB则存储系统的总容量为12MB。54下列说法正确的是单体多字存储器主要解决访存储速度的问题。55关于cache的三种基本地址映像关系，下面叙述中正确的是全相联映像方式中，主存单元与cache单元随意对应，线路过于复杂成本较高。55在cache中常用的替换策略有：随机法RAND先进先出法FIFO近期最少使用法 LRU，其中与局部性原理相关的是近期最少使用法LRU。56在cache存储器系统中，当程序正在执行时由硬件完成地址变换。57当访问cache系统失效时，不仅主存向CPU传送信息，同时还需要将信息写入cache，在此过程中传送和写入信息的数据宽度各为字，块。58某计算机的存储系统由cache和主存组成，某程序执行过程中访存1000次，其中访问cache缺失（未命中）50次，则cache的命中率是95%。59在下列因素中，与cache的命中率无关的是主存的存取时间。60在下列cache替换算法中比较好的一种是最近最少使用法LRU。61相联存储器是按内容指定方式进行寻址的存储器。63双端口存储器之所以能高速进行读和写，是因为采用两套相互独立的读和写电路。64双端口存储器在左端口与右端口的地址码相同情况下会发生读写冲突。65磁盘上的磁道是记录密度不同的同心圆。66磁盘驱动器向盘片磁层记录数据时采用并行-串行方式写入。67活动头磁盘存储器的平均寻址时间是指平均找道时间加上平均等待时间。68采用直 接寻址，操作数存放在主存中。69为了缩短指令中某个地址段得位数，有效的方法是采取寄存器寻址。70指令系统采用不同的寻址方式的目的是缩短指令长度，扩大寻址空间，提高编程灵活性。71假设寄存器R中的数值位200主存地址为200和300的地址单元中存放的内容分别是300和400，则寄存器寻址R方式下访问到得操作数为200。72输入输出指令的功能是进行I/O设备和CPU之间的数据传送。73以下说法中不正确的是指令系统由计算机组成决定。74关于一地址运算类指令的叙述中，正确的是可能有一个操作数，也可能有两个操作数。75关于二地址指令的叙述中正确的是运算结果通常存放在其中一个地址码所提供的地址中。76某计算机存储器按字节（16位）编制，没取出一条指令后PC值自动加1，说明其指令长度是2个字节。77下列说法中正确的是指令的功能与寻址方式无关。78在寄存器间接寻址方式中，操作数存放在主存单元中。78为实现程序浮动提供了较好支持的寻址方式是相对寻址。79下列不属于程序控制指令的是 中断隐指令。80机制寻址方式中，操作数的有效地址等于基址寄存器的内容加上形式地址。81设相对寻址的转移指令占两个字节第一个字节是操作吗···第二个字节的内容应该是F6H。82某机器字节长为16位，主存按字节编制，转移指令采用相对寻址···相对位转移字段的内容为06H,该转移指令成功转移后的地址是2008H。83在指令格式中采用扩展吗设计方案是为了保持指令字长度不变而增加指令操作的数量。84扩展操作码的是操作码得长度随地址数的减少而增加，不同的地址数指令可以有不同的操作码长度。85以下关于CISC与RISC计算机的叙述中，正确的是CISC可以比RISC机器更好的支持高级语言。86在计算机系统中表征系统运行状态的部件是：程序状态字。87计算机操作的最小时间单位是时钟周期。88程序状态字寄存器用来存放算数逻辑运算及测试指令的结果状态。89冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是指令周期的不同阶段。90下列寄存器中，汇编语言 程序员可见的是程序计数器PC。91CPU中通用寄存器的长度取决于机器字长。92在CPU中必须有一个部件能够使在内存中的地址服务于就读指令，并接收下条将被执行的指令地址，这个部件是控制器。93指令译码器对指令中的操作码字段进行移码。94CPU组成中不包括地址译码器。94在取指令之后，程序计数器中存放的是不转移时下一条指令的地址。95由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用主存中读取一个指令字的最短时间来规定。96下列部件中不属于执行部件的是。97下列选项中能缩短程序执行时间措施的是1提高CPU时钟频率2优化数据通路结构3对程序进行编译优化。97CPU的读取控制信号的作用是1决定数据总线上的数据流方向2控制存储器操作的读写类型3控制流入流出存储器信息方向。98在计算机中存放微指令的控制存储器属于CPU. 99下列不属于微指令结构设计所追求的目标是增大控制存储器的容量。100在微程序控制中把操作控制信号变成微指令。 101微地址是指微指令在控制存储器的存储位置。102微程序控制器中，机器指令与微指令的关系是每一条机器指令由一段微指令编写的微程序来解释执行。103机器指令代码中地址字段的作用是，微指令代码中地址字段的作用是存取地址，。104微程序控制器中，微程序的入口地址是由机器指令的操作码字段形成的。105微程序存放在控制存储器中。106关于微指令的编码方式中，下面叙述正确的是一般情况下，直接表示法的微指令位数多。107硬布线控制器是一种组合逻辑控制器。108组合逻辑控制器中，微操作信号的形成主要与指令译码信号和时钟信号有关。109相对于微程序控制器，硬布线控制器的特点是指令执行速度快，指令功能的修改和扩展难。110下列叙述正确的是同一个CPU周期中，可以并行执行的操作称为相容性微操作。111某计算机的指令流水线由四个功能段组成，指令经各功能段得时间分别为90ns80ns70ns和60ns，则该计算机的CPU时钟周期至少是90ns。112计算机中使用总线结构便于增减外设，同时减少了信息 传输线的数量。113挂接在总线上多个部件只能分时向总线发送数据，但可同时从总线接收数据。114系统总线中地址总线的功能是用于指定主存单元和I/O设备接口电路的地址。115总线上的从设备是被主设备访问的设备。116总线接口的功能不包括完成算法及逻辑运算。117在计算机单机系统中，总线结构的总线系统由数据总线地址总线和控制总线组成。118不同信号在同一总线上分时传送的方式称为总线复用方式。119对与挂在总线上的设备或模块下列说法中正确的是未取得控制权的从设备或模块也为从方。120下列选项中的英文缩写均为PC机的总线标准的是PCI,EISA,ISA,PCI_Express。121串行总线与并行总线相比并行总线成本高，速度快。122波特率表示传输线路上信号的传输速率。123采用串行接口进行7位ASCII码传送，带有1奇偶校验位，1位起始位和1位停止位，当波特率为960波特时，字符传送速率为960。123总线忙信号是由获得总线控制权的设备建立的。124总线同步定时控制是由统一时序信号控制的方 式。125在不同速度的设备之间传送数据可以选用同步方式，也可以选用异步方式。126在集中式总线仲裁在独立请求方式响应时间最快。127在集中式总线仲裁中菊花链式方式对电路故障最敏感。128在链式查询方式下越靠近控制器的设备，优先级越高。129在计数器定时查询方式下，若计数从上一次中止点开始，则每个设备使用总线的机会相等。130在独立请求方式下，若有N个设备，则有N个总线请求信号和N个总线响应信号。131总线的独立请求方式的缺点是所需控制线多。132假设某系统总线在一个总线周期中并行传输4个字节信息，一个总线周期占用2个时钟周期。总线时钟频率为100MHZ,则总线宽是20MB/S.132在计数器定时查询方式下，若每次技术都从0开始则设备号小的优先高。133主机与键盘之间的信息流以串行通信方式进行传递。136一台PC机得CRT显示器的分辨率是1024*768像素，像素的颜色是256色，则VRAM的容量至少应配置为1MB。134显示器的主要参数之一是分辨率，其含义是屏幕上光栅的列数与行 数。135计算机的图像显示卡上若配置有1MB的VRAM，则当采用800*600像素的分辨率时，每个像素最多可以有65536种颜色。136在下列设备中，摄像头能把连续的视频图像数字化，并以字节为单位存入计算机。137计算机系统的输入输出接口通常是存储器与打印机之间的交界面。138在具有中断向量表的计算机中，中断向量地址是中断服务程序入口地址的地址。139下列选项中能够引起外部中断的事件是键盘输入。140单级中断系统中，中断服务程序的执行顺序是保护现场，中断事件处理，恢复现场，开中断，中断返回。141如果有多个中断同时发生，系统将根据中断优先级响应优先级高地中断请求。若要调整中断事件的处理次序，可以利用中断屏蔽。142某计算机有4级中断，优先级从高到低为1-2-3-4.若将优先级顺序修改，改后1级中断的屏蔽字为1011,2级中断的屏蔽字为1111,3级中断的屏蔽字为0011,4级中断屏蔽字为0001，则修改后的优先次序是2-1-3-4。143中断系统中的断点是指中断返回地址。144在独立编址方式下，CPU对存储 单元和I/O设备的访问是靠不同的指令和不同的控制信号来区分的。145采用DMA方式告诉传输数据时，数据传送是在DMA控制器本身发出的控制信号控制下完成的。146在DMA传送方式中，发出DMA请求的是外部设备。147DMA访问主存时让CPU进入等待状态，等DMA的一批数据访存结束后再恢复工作，这种情况称为CPU暂停方式。148DMA方式的接口电路中有程序中断部件，其作用是向CPU提出传输结束。149下列关于DMA方式正确的说法是DMA方式一般用于高速批量数据的简单传送。150主机与外设传输数据时采用通道控制传送对CPU打扰最少。