范围也需要尽可能的宽。再者，为了提高系统的稳定性，电路的走线设计也必须合理，信号完整性要求高。最后，也是最重要的一点，必须要能够以一种友好的方式将测量结果输出，并能方便的进行人机交互，这样，系统的易用性才有保障，也才能够很好的发挥其测量功能。
2.2 系统实现的几种具体方法和电路分析 12根据出现年代的不同，频率特性仪经历了模拟系统到模数混合系统的发展，早期的频率特性测试仪主要以纯模拟系统为主，随着数字技术的发展，时至今日，频率特性测试仪的核心部分已经被性能稳定的数字系统所代替。 2.2.1 扫描信号源的实现方法分析 早期的频率特性测试仪多采用LC振荡电路配合AGC电路来获得扫描信号。例如国产扫频仪BT3C，其扫频信号发生电路如图（2.1）所示。其采用了高频晶体管谐振放大电路，通过改变基极参考电压来改变扫描信号频率。此电路输出信号稳定性受到电阻电容电感等参数的影响，会因使用环境的不同而产生不同程度的误差。因此不适合进行较高精度的测量。 VCCL1R133KC11000pD12CB11R34K7R4510R24K7Q13DG818VCCVCC3D22CB11L2GND高频输出，至AGCR533K扫描电压 图2.1 BT3C扫频仪扫频信号发生电路 随后，出现了生成正弦信号的模拟集成电路，如MAX038[6]、ICL8038[7]。两者都能产生频率可调的正弦信号，不同的是，ICL8038所能产生的信号频率为300KHz，而MAX038最高能产生40MHz的正弦信号。但是作为模拟电路，两者要实现精确频率的信号输出，只能采用闭环调节的办法，通过对输出信号的频率进行采集，再改变信号频率控制电压来一步步调节得到所需频率的信号。 随着数字电路技术的不断发展，出现了直接数字频率合成（DDS）技术[8][9]，直接数字频率合成技术以数字化方式实现了信号的生成。DDS具有低成本、高123 5 分辨率和响应速度快等优点。DDS从相位概念触发直接合成所需波形，其一般结构包括相位累加器、ROM查找表、D/A转换器和低通滤波器。图（2.2）为著名的DDS芯片AD9850内部结构图[10]。DDS技术产生的信号相位噪声小、频率精度高，但受限于数字电路的工作速度，所能产生信号的最高频率一般都在几百MHz。
图2.2 AD9850基本框图
2.2.2 幅度检测电路实现方法的分析
对于交流信号幅度检测，最常用的方法是峰值检波电路，图（2.3）为TI公司运算放大器芯片OPA128数据手册中提供的一种峰值检波电路参考设计[11]。受电容充放电速度以及二极管工作速度的影响，采用该电路结构最高可测量信号频率不超过500KHz[11]，这也是此类峰值检波电路可测量的极限频率。因此，二极管式峰值检波电路可测量信号频率不高，而且，由于电容多少都有漏电的存在，因此，该电路测量精度也较低。
R1 10kC1 10pD2 1N914R2 1MV3 15VF2 T1 2N4117A422-V4 154-6D1 1N9143++6VF1 3VG1+7++U1 OPA606EU2 OPA128V1 15C2 1nV2 157
图2.3 基于OPA128的峰值检波电路
除了采用二极管+电容的模拟方式来进行峰值检波，还可充分运用单片机通过模拟—数字转换来对信号的峰值进行提取，其核心思想就是以较高的采样速率
6
对待测信号进行模数转换。根据奈奎斯特定理[12]，在进行模拟/数字信号的转换过程中，当采样频率fs.max大于信号中最高频率fmax的2倍时(fs.max>2fmax)，采样之后的数字信号完整地保留了原始信号中的信息，一般实际应用中保证采样频率为信号最高频率的5～10倍；因此，只需要以待测信号最高频率的5至10倍采样率去对信号进行模数转换，即可得到原始信号中的完整信息，再对采样到的一个或多个周期的信号值进行排序处理，筛选出最大值和最小值，即可得出待测信号的峰值。采用这种方法可测的信号的频率受处理器处理速度以及模数转换速度的限制。采用FPGA或DSP做控制器再加上高速的ADC能较大的提升可测信号的带宽。如FPGA以40M的速度控制采样率为40M的高速ADC进行采样，可测量低于8MHz的信号的峰值。
上述方法虽然可以提升峰值检波电路的带宽，但是ADC的占用率还是比较高，一个ADC最高只能测得其采样速率1/5的信号峰值。
另一种可实现较高速度峰值检波的方法是采用FPGA+高速DAC+高速比较器，该方式甚至不需要ADC即可得到被测信号的峰值，其原理如图（4）所示：FPGA通过不断调整DAC输出信号的大小，当DAC输出信号幅值小于待测信号幅值时，高速比较器输出端会有和待测信号同频的方波输出，方波脉冲宽度与DAC输出信号的幅值以及待测信号的峰值大小相关，例如，若DAC输出信号高于待测信号时比较器输出高电平，DAC输出信号小于待测信号时比较器输出低电平，DAC输出信号幅值比待测信号的峰值越小，比较器输出方波占空比越小，当DAC输出信号幅值大于待测信号峰值时，则比较器输出信号保持为高电平。因此，只需要通过不断的调节DAC输出信号幅度，并用FPGA采集比较器输出信号，找到DAC信号输出幅度与待测信号峰值最近的一点，即为待测信号峰值。此种方式在信号峰值稳定时能够达到很高的速度。例如FPGA以40M的速度控制一个转化速率为40M的DAC进行峰值检波，最高可测得40M的模拟信号的峰值。此种方式检测精度主要与DAC的位数相关，DAC位数越高，测量精度越高。由于采用了比较器，系统容易受到突发噪声的干扰而得到错误的信息，但可以通过多次测量来消除误差。
FPGADAC高速比较器待测系统
图2.4 FPGA+高速DAC+高速比较器峰值检波原理
2.2.3 相位检测电路实现方法的分析
相位检测的方法[13][14]主要有过零法、相关分析法以及快速相位检测法。
7
过零法实现的一般结构如图（2.5）所示。系统需要一路和被测信号同频的信号作为参考信号，在检测过程中，将参考信号和待测信号分别送入过零比较器，对于每一路信号，当输入信号过零点时，过零比较器输出发生变化。通过单片机或者DSP或FPGA来对过零比较器的输出信号进行捕获或采样，再测算出两个信号上升沿或下降沿之间时间的差值，即为两信号相位之差。采样这种方式测量相位，精度主要与单片机或DSP、FPGA等控制器的运行速度有关，控制器运行速度越快，则测量精度越高。但是由于采用了过零比较电路，而过零检测电路的抗干扰能力不高，因此容易受到干扰而产生错误的输出，从而得到错误的结果。
过零比较器过零比较器图2.5 过零法相位检测原理
单片机、DSP或FPGA
相干检测法主要利用了同频信号之间的相位相关性，由于噪声信号常常与有用信号之间的相关性很小，因此这种方法能很好的滤除噪声的干扰。
快速相位检测法该检测方法的基本原理是利用正弦波的正半周和负半周的对称性,可以把正弦信号之间的相位差可以在1/4信号周期内被检测出来。
关于相干检测法和快速相位检测法的具体分析和实现，请参看参考文献[15,16,17]。
2.2.4 零中频解调电路原理分析
零中频解调[3]的原理是随着通信技术的不断发展而被提出并应用的。当通信频率较高时，对高频滤波器的要求就越高，零中频解调技术的出现，成功解决了高频滤波器的难题，在运用零中频解调的电路中，甚至不再需要高频滤波器，其原理如图（2.6）所示。
参考信号源Acos(wt)Bcos(wt+pi)待测系统输出Acos(wt-pi/2)参考信号源低通滤波器放大Q低通滤波器放大模数转换I单片机、DSP或FPGA模数转换 图2.6 零中频解调基本原理
关于零中频解调的具体工作原理及特点，前人已有很好的总结，这里便不再多说，详细请参看参考文献[18,19,20]，这里主要通过计算来分析零中频解调原理在实现信号幅度提取以及相位提取中的可行性。
8
如图（2.6）中所示，零中频解调需要两路与待测信号频率相同且正交的正弦信号作为参考信号，这里设参考信号为S1、S2，待测信号为Sx，则有：
S1?Acos(?t)
(2.1) (2.2) (2.3)
S2?Acos(?t??/2)?Asin(?t)
Sx?Bcos(?t??)
器输出信号可表示为：
针对乘法器传递函数特性，因为第I路中两路输入信号为Sx和S1，则乘法
So1?Sx*S1?Bcos(?t??)*Acos?t?AB[cos(2?t??)?cos?]/2 示为：
（2.4）
相同的，对于第Q路，其两路输入信号为Sx和S2，则乘法器输出信号可表
So2?Sx*S2?Bcos(?t??)*Asin?t?AB[sin(2?t??)?sin?]/2 对以上两路乘法器的输出信号进行分解则有：
So1?AB[cos(2?t??)?cos?]/2?ABcos(2?t??)ABcos??
22（2.5）
（2.6） （2.7）
So2?AB[sin(2?t??)?sin?]/2?其中
ABsin(2?t??)ABsin??
22ABsin(2?t??)ABcos(2?t??)ABcos?ABsin?和为高频分量，和?为
2222一个与待测信号相位相关的直流分量，由于乘法器信号输出后经过了一级低通滤波器，因此，两路乘法器输出信号So1和So2中的高频分流被滤除，只剩下直流分量，设为SI和SQ，则SI=
ABcos?ABsin?，SQ=?。将SI和SQ经过一22级放大后，则可送入AD采样。再在DSP或单片机内部进行运算，即可得出被测信号的相位与幅度。
ABcos?2ABsin?2A2B2)?(?)?由SI?SQ?(，其中SI、SQ、A均为已知，22422则可得出B的值,即
2SI2?SQ2 B?A从而相位角?的值也可得出：
（2.8）
??arccos(2SI2SQ)?arcsin(?) ABAB （2.9）
经过以上分析计算可知，零中频解调原理能够根据两个采样值I和Q来计算得出待测信号的相位和幅度。而且，由于滤除的是频率很高（2?）的信号分量，因此，该系统对低通滤波器的Q值要求很低，甚至无源的RC低通滤波器都能胜任。因为ADC采集的是直流分量，信号变化并不激烈，因此，只需要采用低速
9