重邮移通学院《EDA技术》课程实验内容指导
图2
2.4.2 状态转移图的程序实现
1、 设计要求：用VHDL语言实现图3描述的状态转移图，信号及功能说明如下：（1）输入
端信号有：时钟信号clk，X作为控制信号；输出端信号有：Z ；（2）下图描述的是两种循环方式下模值均为5的计数器。 2、 设计文件命名为lianxi242.vhd。
3、 对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确，并指出该程
序所实现的功能。
4、 参考设计程序（略）
图3
2.4.3 BCD码-七段显示译码器的程序实现
1、 设计要求：用VHDL语言实现“BCD码-七段显示译码器”，信号及功能说明如下：（1）
输入端信号有：四位BCD码X[3..0]：输出端信号有：七段显示Y[6..0]（分别对应a～g
重庆邮电大学移通学院★电子信息工程系 第 10 页 共 19 页
重邮移通学院《EDA技术》课程实验内容指导
七段）；（2）要求将所做的设计装入EPM7128SLC84可编程芯片中，并根据给定硬件连接情况锁定各输入/输出引脚。 2、 设计文件命名为lianxi243.vhd。
3、 对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确，并指出该程
序所实现的功能。
4、 引脚信号译码及分配情况见表1所示。
5、 参考设计程序（略）
表1
重庆邮电大学移通学院★电子信息工程系 第 11 页 共 19 页
重邮移通学院《EDA技术》课程实验内容指导
《EDA技术》实验五——Veirlog HDL语言初步运用
一、实验目的
1、 掌握Maxplus开发工具的文本输入法的设计流程及设计技巧；
2、 理解Verilog HDL语言描述的设计程序结构，掌握Verilog HDL的基本语法和格式，能
用语言描述一些简单的硬件电路，体会采用两种HDL语言书写和描述方式上的不同； 3、 初步掌握用数据选择器、译码器、分频器/计数器的语言描述方法和模版。
二、实验内容及要求
5、 Verilog HDL的程序结构及描述方法（必做，具体要求见后）； 6、 8选1数据选择器的Verilog HDL实现（必做，具体要求见后）； 7、 模20的计数分频器的Verilog HDL实现（必做，具体要求见后）；
三、设计提示（课堂讲解）
1、 讲解Verilog HDL语言描述程序的基本结构及各部分的功能；
2、 大致介绍Verilog HDL语言所涉及的语法知识，书写格式，布置课后自习内容； 3、 讲解数据选择器、译码器、分频器/计数器等采用Verilog HDL语言描述的一般方法（以
模版的形式介绍）；
2.5.1 Verilog HDL的程序结构及描述方法
1、 设计要求：在MaxplusII文本编辑器中输入下图所示现成的Verilog HDL程序。 2、 该程序实现的是8-3编码功能，令设计文件命名为lianxi251.v。
3、 对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确，并指出该程
序所实现的功能。 4、 参考设计程序如下：
重庆邮电大学移通学院★电子信息工程系 第 12 页 共 19 页
重邮移通学院《EDA技术》课程实验内容指导
2.5.2 8选1数据选择器的Verilog HDL实现
1、 设计要求：试用Verilog HDL语言实现四位二进制的8选1数据选择器的功能。
2、 实体部分的说明如下：s[2..0]为地址选择信号，其8种编码对应于候选的八个二进制数
据d[0]~d[7]，被选中的候选数据通过y将其输出； 3、 设计文件命名为lianxi252.v。
4、 对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。 5、 参考设计程序（略）
2.5.3模20的计数分频器的Verilog HDL实现
1、 设计要求：用Verilog HDL语言实现模20的计数分频器功能，要求分别输出计数端和分
频端，其端口情况可参考如下：
2、 实体部分的说明如下：clk为时钟输入信号，clr为复位信号输入，q[4..0]表示模20计数
器的5位计数端输出，co表示模20计数器的分频端输出； 3、 设计文件命名为lianxi253.v。
4、 对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。 5、 参考设计程序（略）
重庆邮电大学移通学院★电子信息工程系 第 13 页 共 19 页
重邮移通学院《EDA技术》课程实验内容指导
《EDA技术》实验六——Veirlog HDL语言高级应用
一、实验目的
1、 熟练运用Verilog HDL语言描述基本的逻辑关系，掌握Verilog HDL语言描述复杂逻辑
电路的基本方法；
2、 掌握函数、多进程的定义和使用方法；
3、 能用Verilog HDL语言描述较复杂的控制过程、以及特殊的译码电路等。
二、实验内容及要求
1、 基本RS触发器的设计（必做，具体要求见后）；
2、 异步清除8位二进制减法计数器的设计（必做，具体要求见后）； 3、 结构描述法设计4位全减器（选做，具体要求见后）。
三、设计提示（课堂讲解）
1、 举例演示并说明将设计文件变为其默认符号的操作方法及用途； 2、 讲解综合设计的一般思路和方法（模块化的设计）； 3、 讲解复杂系统的仿真分析方法。
2.6.1基本RS触发器的设计
1、 设计要求：用门级描述（结构描述）方法，编写基本RS触发器的Verilog HDL源程序。
基本RS触发器的状态转移表如表2所示。
表 2
2、 RS触发器的端口包括：clk—时钟输入信号；clr—同步清零输入信号；R、S输入控制端；
q、qn为触发器的原端及反向端输出信号，总体设计文件命名为lianxi261.v。 3、 对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确，并指出该程
序所实现的功能。 4、 参考设计程序（略）
重庆邮电大学移通学院★电子信息工程系 第 14 页 共 19 页