QuartusII原理图输入法设计与实现
COMPONENT h_adder
PORT(a,b:IN STD_LOGIC;
co,so:OUT STD_LOGIC);
END COMPONENT;
SIGNAL d,e,f:STD_LOGIC;
BEGIN
u1:h_adder PORT MAP(a=>ain,b=>bin,co=>d,so=>e);
u2:h_adder PORT MAP(a=>e,b=>cin,co=>f,so=>sum);
cout<=d OR f;
END;
六．问题分析及解决方法
1.绘制原理图时，插入INPUT和OUTPUT端口后，将其接至元器件引脚再拖开，发现端口脱离，并未与元器件连接。出现以上情况，需将工具栏的
出端口间连引线。
2.在设置输入波形的周期时，应按照真值表的顺序，使
TA=2TB=4TC,才可保证输出结果按照二进制000~111的自然顺序排列，便于观察。
3. 保存文件时需小心，有些地方命名必须一致，例如：波形文件及the name of the top-level design entity for the project等，以保证实验正确进行。 图标选中。否则需要在引脚与输入输