集成电路ESD方面的资料
加，而器川的』ＪＪ十￡；ｌ：ｌｌＶＤＤ的平方、单位面积栅氯化层电容Ｃｏｘ、ｆｉｌＩ：ｆ｛：频率ｌ‘成止比．冈此当Ｉ：作电爪不变时．单俯面积的芯ｊ｛ｌＥ敞的功率随器¨密度的增加ＣＴＴＪ曾加。现在微处理器嗣１很多逻辑电路芯片侄ｉ．作时均己接近了功｝￡｝艟限，所以ｆｉｉｘ，ｔＣｏｘ』乏ｆ｛卜一定要求时为ｒ限制功牦县得骄低１作电压。住６４Ｍｂｉｔ后．巾丁．功耗限制使得Ｉｆ１电Ｊｆ不得不降低．所以６４Ｍｂｉｔ
ＤＲＡＭ以后的器”栅氯化层电场总体￥稍祧Ｆ降的趋势（幽１）。这使得与栅
介质膜ｄｉ穿桕天的可社性涧题得以缓解。
根据试验数据．栅氧化层内电场拙皮∞ｒ７５ＭＶ／ＣＩＩ｝ｎ０，栅氧化层的厅命约为１０年．不过这仅反映ｉ’栅氧化层的本｝ｌ｝寿命。考瞎剑缺陷羊¨实际条件，可以保证栅氧化层１０年奇命的最人Ｉｂ场慢度庸为５ＭＶ／ｃｍ＾：打。本址＾穿是由１ｊ麻力导致电子或ｌＥ电荷陷阱的产生所引发的，而且不同厚度的栅氧化层对应不同的击穿机理。例如：对Ｊ’５ｎｍ和７ｒｉｍ的栅氧化层击穿主要是由丁ＩＵ子陷阱的产生．１０ｎｍ的栅氧化层州南丁止电荷１：ｆｊ阱的产生。瞽本征击穿则是由１：艺中产生的缺陷所决定。所以减少【乜子陷阱和止电茼陷阱可以提高栅氧化层的可靠性，这可以由以ｒ儿种方法来实现：庄较低温度ｒ氧化：进行适宜条件Ｆ的退火：减小棚氧化屡的机｝戚应力。通过加氢退火来改进硅片质量可能是另一个提高氧化层击穿电压的方法。此外氮氧化层亦是一种增加栅介质膜寿命的方法。
高电压应力可能引发相当严重的Ｓｉ．Ｓｉ０２的界面损害。如果氧化层在经受了一次高屯乐应力后再次经受高电压．第二次高电压应力引发的界面态数量明显地高于第一次高电压应力引发的界面态数餐。这说明高电压应力会造成Ｓｉ．Ｓｉ０２界面潜在的损伤。由高电压应
力引发的潜在损伤可通过９００度退火来消除。在金属且连线的等离子体刻蚀Ｊ一艺中，由丁二金属且连线的天线效应会在栅电极上感应出高电压．导致栅氧化层的损伤。等离子体［芝中的天线效应引发的栅氧化层的损伤可由退火米消除。
检查栅氧化层质量时。是好进行硅片级的筛选，因为这样可以不用考虑Ｐ．Ｎ结击穿等限制条件，旌加数倍于正常上作电压的应力，从而降低测试成本和时间。
二热载流子可靠性问题
进入ＧＢ时代后．虽然ＭＯＳＦＥＴ的沟逆长度在减小，但是由丁－器什的【作电压的下降，使热裁流子问题不再是一个主要的可靠性问题了。但是．也应当注意，在某些场合，热载流子问题仍然很重要。如对亚微米器件来说，低的容性负载及高的跨导易引发电压过冲．而电压过冲会增强热载流子效应。除此之外，钝化层会加速器什的热载流子巡化。其原冈是钝化层的机械应力会加速钝化层中的氢原子或水分子向栅氧化层的扩散。对于钝化层会加速器件的热载流子退化这一现象．现在有研究表明．用水分子扩散来解释比片ｊ氢扩教来解释更符台实际情况。另外．ＡＰＰＡ（ＡｄｄｉｔｉｏｎａｌＰｏｓｔＰａｓｓｉｖａｔｉｏｎ）亦会加重热载流子
效应。
住ＧＢ级电路中，热载流子所引起的器件火敛主要是由短淘道热电子敛应引起的。研究表明．热载流子导致ＭＯＳ退化的原冈土要是：具有人ｒ３．７ｅｖ能量的热电子（而非热空穴）导致了界面态，而这些界面态（而不是电子陷阱）使得ＭＯＳ退化。此结论与大部分实际情况的数据相符。不过例外的情况也有．例如．在具有异常高陷阱密度的氧化层中，电子陷阱可能是重要的。
为丁克服热电子效应，一些改进的ＭＯＳＦＥＴ结构陆续做开发出来。除了ＬＤＤ结构以外．还有埋淘结｝句、分离栅结构、埋漏结构、ＧＯＬＤ‘ｇａｔｅｄｒａｉｎｏｖｅｒｌａｐｐｅｄｄｅｖｉｃｅ）结构等。有报道称：一种新型的ＦＯＮＤ（ＦｕｌｌｙＯｖｅｒｌａｐｐｅｄＮｉｔｒｉｄｅ．ｅｔｃｈｄｅｆｉｎｅｄＤｅｖｉｃｅ）对于提高抗热载流子效应人有好处。举例来ｉ兑．对Ｊ０．３５ｕｍＮ沟ＦＯＮＤ器件的寿命比…般常规Ｌｏｏ器件多两个数量级。最近有研究表明，住沟道｝乏度小丁０ｌ５ｕｍ时，Ｌ。ｏ结构、埋沟结掏、分离栅结构、埋溜结掏等改进型器件的抗热载流子效应的能力将明显ｒ降。
１１３