集成电路ESD方面的资料
三静电放电
对Ｔ－ＧＢ电路米说，其较小的尺寸会影响它的ＥＳＤ保护电路的性能，而且ＧＢ级电路非常高的器件密度和引脚数量对静电放电防护造成一定的困难。随着引脚数量的增加，引脚之间的距离已减小到５０—８０微米，这使ＥＳＤ保护器件的有效面积急剧下降。另外，由于芯片面积增人、电源线｜丈度增加、电源线上的压降也增加，这使得芯片上保护电路以后的器什也可能会受到ＥＳＤ损伤。由于现在集成电路芯片存在多引脚、长电源线及多电源母线等不利与ＥＳＤ的问题。所以出丁对ＧＢ级电路的静电防护考辔，首先应设法改善保护电路的自身效率，其次戍提出“内部ＥＳＤ保护电路”这一新概念，对与多电源线的器件．这一概念尤其重要。
很多ＥＳＤ保护电路部用ＮＭＯＳ晶体管，这些ＮＭＯＳ品体管的寄生双极型晶体管被用作ＥＳＤ脉冲放电途径或被用：耙触发横向的品闸管。在器件尺寸减小时．由于雪崩击穿电压随特征尺寸的减小而减小，且ＮＭＯＳ晶体管较短的沟道长度实际上提高了电流释放能力，因而增加了寄生双极型晶潍管的效率和ＳＣＲ的效率，从而使得静电防护能力并未因器件尺寸减小而变差。
人部分使用雪崩器什的ＥＳＤ保护电路在反向雪崩击穿以后漏屯流会明显增加．如在很小的ＥＳＤ应力以后就可以引发数卣ｎＡ的漏电流。为防止此电流，在弧微米ＣＭＯＳＪ＝艺中应避免在保护电路中使用雪崩器件。转而使用正偏二极管和分流ＮＭＯＳ晶体管。实验证明：横向的品闸管是一个只需很小面积就具有较好ＥＳＤ保护性能的ＥＳＤ保护器件。由于横向的品闸管需较高的触发电压，所以设计时要使其触发电压低于栅氧化层击穿电
压。
￡
－
¨
栅氧化层在直流电压和脉冲电压下的击穿电场强度有很人差别。一般二氧化硅直流临界击穿强度约为１０ＭＶ／ｃｍ，但在脉冲条件Ｆ击穿强度要高得多。例如厚度为７ｎｍ的０．２５ｕｒｎ品体管的栅氧化层脉冲击穿电压为１４．１５ｖ左右。
另外，对ｒＧＢ级电路，由ｒ结深降低而使得ＥＳＤ放电时的Ｐ．Ｎ结尖刺问题变得更为严重。在接触孔中使片ｊＴｉｗ势垒．以及使用新的接触填充技术和材料可以缓解这个问题。
当前，０１１ｃｈｉｐＥＳＤ保护主要致力于改进保护电路的设计。另外．还使用电路和电热模拟方法分忻ＥＳＤ放电期间电路相互作片ｊ。
四金属化的可靠性
砸微米器什时代，由］：１．作电压随器件尺寸减小而有所减小，导致小尺寸器件的漏
极电流增加不快。这对金属化迁移的解决是有利的。在金属化的可靠性研究ｌ：作中，一个重要问题是解决抗迁移能力的增强与传导性能降低Ｉ＇ｆｉＪ的矛盾。
住０２５ｕｍ尺度ｆ：，ＡＩ自．连线可以获得竹１ｙ结拊，而且在理论上我＂Ｊ可以越过增加金属层厚度朱使ＡＩ线的横截面为一定ｆ直，冈Ｉ町人人缓解＾Ｉ金属化系统的ｌ也迁移现象。但庄现实中我们只能得刮近竹１７｝？，构．而且还有可能会山现品粒边界穿过Ａｌ互近线的现象．这将使器仆容易失效。兄一方ｎ丑，任且迕线宽度减小时为操持横截面面积为‘定值而增加金属层厚度会造成人的高宜比。高览比越人．对金属闻介质（ＩＭＤ）的填充ｌ艺提出的要求越严格。ＩＭＤ必颁能完全填充‘｛．连线之间的卒问，不留住¨空洞．如粜存在空洞－则有可旋住后续的ＣＭＰ平坦化时娶孬出来，ｒ一层金属化时．金属进入空－：｜可会引起短路。重连线高宽比｛Ｈ人时，完全填充苴迕线问的空间。ｌＦ常幽难。这将成为增加高宽比的｜：｝ｌ制【且
袭。
Ｈ２显１ｉ
ｌ
Ｊ’金属化发腱趋势。山Ｊ。应力迁移，单止；ＡＩⅡ连线的膨川卜限人约为１Ｉ，１１１－１。
此后使川ＡＩ和黼订金属甜ｉ成的夹层结构金属化且进线～这种夹层｝射ｑ的府Ⅷｔ－ｌ；ｔ｛人约为