第2-2讲 VHDL语言的基本结构
PORT(端口)说明PORT说明语句是对一个设计实体界面的说明及对设计实 体与外部电路的接口通道的说明，其中包括对每一接口的输 入输出模式和数据类型的定义。其格式如下：BIT:0,1;单引号
PORT ( 端口名 : 端口模式 数据类型 ; { 端口名 : 端口模式 数据类型} ) ;
BIT_VECTOR:双引号 STD_LOGIC:9种取值
STD_LOGIC_VECTOR用于数据总线，地址总线
端口名是设计者为实体的每一个对外通道所取的名字 端口模式是指这些通道上的数据流动方式 数据类型是指端口上流动的数据的表达格式或取值类型， VHDL要求只有相同数据类型的端口信号和操作数才能相互作 用。