移位寄存器设计verilog(5)

移位寄存器设计verilog

#100 Asynch_in=0; #200 Asynch_in=1; #100 Asynch_in=0; #100 Asynch_in=1; #100 Asynch_in=0; #100 Asynch_in=1; #100 reset=0; #50 reset=1;

#100 Asynch_in=0; #200 Asynch_in=1; #100 Asynch_in=0; #100 Asynch_in=1; #100 Asynch_in=0; #100 Asynch_in=1; #100 $stop; end syn_b

b(.Asynch_in(Asynch_in),.clock(clock),.reset(reset),.Synch_out(Synch_out));

endmodule

modelsim仿真波形：